RU1824639C - Устройство сопр жени источника и приемника информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике дл  обмена информацией между источником и приемником кадрами переменной длины. Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  независимости частоты передачи сообщений источником от частоты опроса приемника и упрощение устройства. Это достигаетс  тем, что устройство содержит блок пам ти, мультиплексор, два счетчика, три триггера, элемент ИЛИ с соответствующими св з ми. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах обмена систем обработки данных с промежуточным хранением информации .

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  независимости частоты передачи сообщений передатчиком от частоты опроса приемника и упрощение устройства при обмене кадрами переменной длины.

На чертеже представлена функциональна  схема устройства.

Устройство сопр жени  источника и приемника информации содержит блок пам ти 1, информационный вход 2 и выход 3 которого  вл ютс  соответственно информационным входом и выходом устройства, адресные входы соединены с мультиплексором 4, а управл ющие входы записи/чтени  соединены соответственно со счетным входом счетчика 5 и управл ющим входом 6

устройства, который соединен со счетным входом счетчика 7, вход обнулени  которого  вл етс  управл ющим входом 8 устройства и соединен со входом сброса триггера 9, выход 10 которого  вл етс  управл ющим выходом устройства, а вход соединен со входом триггера 11 и выходом триггера 12. первый вход которого  вл етс  управл ющим входом 13 устройства, а второй вход - управл ющий вход 14 устройства и соединен со входом схемы ИЛИ 15.

Устройство работает следующим образом .

Перед началом сигналом по входу 8 установки счетчики 5 и 7, триггеры 9, 12 устанавливаютс  в нулевое состо ние. При выполнении операции записи записываемые данные поступают на вход 2 в сопровождении сигнала на входе 14 управлени . Сигнал на входе 14 управлени  через схему ИЛИ 15, воздейству  на вход управлени  мультиплексора 4 и вход разрешени  записи блока 1 пам ти, обеспечивает запись данLO

С

оо

ю

Јь

О 00

ю

ных, наход щихс  на входе 2, в блок 1 пам ти по адресу, сформированному на счетчике 5. Задним фронтом сигнала на входе 14 модифицируетс  содержимое счетчика 5 (добавл етс  1). Старший разр д адреса записи в блок 1 пам ти задаетс  через мультиплексор 4 выходным сигналом триггера 11, который определ ет зону записи/считывани  блока 1 пам ти (нулева  или перва ). Запись последующих информационных посылок кадра выполн етс  устройством аналогично . По окончании массива записи на вход 13 поступает сигнал, который на триггере 12 формирует сигнал конца записи. Этот сигнал поступает на специально выделенный дл  его записи информационный разр д блока 1 пам ти и записываетс  по управл ющему сигналу входа 13, поступающему в бпо 1 пам ти через схему ИЛИ 15. Обнуление сигнала конца записи триггера 12 происходит первым сигналом управлени  на входе 14 массива записи следующего измерительного цикла. При этом триггер 11. определ ющий зону записи/считывани  блока 1 пам ти, измен ет свое состо ние на противоположное. Одновременно с процессом записи информации в нулевую зону бло- ка 1 пам ти приемник информации направл ет запросы за данными по входу б, которые, поступа  на вход разрешени  чтени  блока 1 пам ти, подключают к информационным выходам 3 устройства данные, считанные из первой зоны блока 1 пам ти по адресу, сформированному на счетчике 7. Старший разр д адреса считывани  из блока 1 пам ти задаетс  через мультиплексор 4 выходным сигналом инверсного выхода триггера 11, т.е. считывание информации происходит из блока 1 пам ти, записанной в предыдущем измерительном цикле. Задним фронтом сигнала по входу 6 модифицируетс  содержимое счетчика 7, т.е. к его содержимому добавл етс  единица. Чтение последующих информационных посылок текущего кадра измерени  из блока 1 пам ти производитс  аналогично до тех пор, пока на выходе блока 1 пам ти не по витс  разр д , записанный по концу массива записи управл ющим сигналом на входе 13 - последнее слово массива записи. По последнему слову триггер 9 формирует на выходе 10 управлени  высокий уровень сигнала. Это будет свидетельствовать о том, что все данные текущего кадра считаны из блока 1 пам ти. После этого при переключении триггера 11 в состо ние, противоположное

текущему циклу измерений из блока пам ти 1 будет считыватьс  информаци  следующего цикла.

Claims (1)

1. Формула изобретени 

   Устройство сопр жени  источника и

   приемника информации, содержащее мультиплексор , первый и второй счетчики, первый триггер, элемент ИЛИ, блок пам ти, информационный вход и выход которого  вл ютс  соответственно входом и выходом устройства дл  подключени  к информационному выходу источника и входу приемника информации, вход разрешени  записи блока пам ти соединен со счетным входом

   первого счетчика и управл ющим входом мультиплексора, а вход разрешени  чтени   вл етс  входом устройства дл  подключени  к выходу синхронизации приемника информации и соединен со счетным входом

   второго счетчика, а адресные входы соединены с выходом мультиплексора, перва  и втора  группы входов данных которого соединены соответственно с выходами первого и второго счетчиков, входы обнулени  которых  вл ютс  входом установки устройства, соединены между собой и с входом обнулени  первого триггера, выход которого  вл етс  управл ющим выходом устройства, а первый вход управлени  устройства соединен с первым входом элемента ИЛИ, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет обеспеченил независимости частоты поступлени  информации на вход устройства от частоты опроса при обмене кадрами переменной длины и упрощени  устройства , в него введены второй и третий триггеры, причем пр мой и инверсный выходы третьего триггера соединены с соответствующими входами первой и второй групп входов данных мультиплексора соответственно, вход синхронизации третьего триггера соединен с входом синхронизации первого триггера, с одним разр дом информационного блока пам ти и с выходом второго триг- гера, первый вход сброса которого соединен с входом установки устройства, второй вход сброса - с первым входом элемента ИЛИ, а установочный вход - с вторым

   входом управлени  устройства и вторым входом элемента ИЛИ, выход которого соединен с входом разрешени  записи блока пам ти, один разр д информационного выхода которого соединен с установочным

   входом первого триггера.