SU1354223A1 - Устройство дл распознавани образов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и 8х. может быть использовано в системах автоматического распознавани  знаков, сигналов, кодов. Пелью изобретени   вл етс  повышение быстродействи  устройства за счет ускорени  процесса сравнени  признаков образов. Устройство содержит два блока 1, 2 сравнени , блок 6 пам ти, два счетчика 5, 10 адреса, элемент ИЛИ 3, два регистра . 4, 8, блок 7 управлени , мультиплексор 9, элемент 11 задержки. Введение дополнительного регистра, мультиплексора , счетчика адреса, элемента задержки и изменение блока управлени  позвол ют повысить рабочую частоту устройства и увеличить его быстродействие . 1 з.п. ф-лы, 2 ил. (Л СА:) СЛ 4 to со

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматического распознавания знаков, сигналов, кодов.

Цель изобретения - повышение быстродействия устройства за счет ускорения процесса сравнения признаков образов .

На фиг.1 приведена структурная _tсхема устройства; на фиг.2 - структурная схема блока управления.

Устройство для распознавания образов содержит блоки 1 и 2 сравнения, элемент ИЛИ 3, кольцевой сдвигающий регистр 4, счетчик 5 адреса, блок 6 памяти, блок 7 управления, параллельный регистр.8, мультиплексор 9, дополнительный счетчик Ю адреса, элемент 11 задержки. Блок управления содержит триггер 12, второй элемент 13 задержки, генератор 14 импульсов, первый элемент 15 задержки, элемент И 16, третий элемент 17 задержки, четвертый элемент 18 задержки, элемент И-НЕ 19,пятый 20 и шестой 21 элементы задержки, триггер 22.

Реализовано устройство на следующих интегральных микросхемах: блоки 1 и 2 сравнения - К 531 СП 1П, К 531 ЛИ 1П; элемент ИЛИ 3 - К 531 ЛЕ 1П; регистры 4 и 8 - К 155 ИР 13;' счетчики 5 и 10 - К 531 ИЕ 7П; блок 6 памяти - К 155 РЕ 3; мультиплексор 9 - К 531 КП 7П; триггер 12 - К 531 ТВ 9П; элементы 11, 13, 15, 17, 18, 20 и 21 задержки - К 155 АГ 3; элемент И 16 - К 531 ЛИ ЗП; элемент И 19 - К 531 ЛА 2П; триггер 22 - К 531 ТМ 2П.

Устройство работает следующим образом.

В исходном состоянии (перед началом распознавания) в каждый разряд кольцевого сдвигающего регистра 4 и параллельного регистра 8 занесены 1, счетчики 5 и 10 обнуления, триггер 12 установлен в 0, триггер 22 установлен в 1 (линии обнуления и установки не показаны).

Элементы задержки устройства осуществляют задержки и формируют следующие длительности импульсов. Элемент 13 задержки осуществляет задержку на время Т относительно среза импульса, формируемого триггером 12, и формирует импульс длительностью Т : 2. Элемент 15 задержки осущест

4223 2 вляет задержку на время Т + Т:10 относительно фронта импу.пьса, формируемого триггером 12, и формирует импульс длительностью Т:2 + Т: 10. Элемент 17 задержки осуществляет задержку на время 2Т:5 относительно импульса, появляющегося на выходе элемента И 16, и формирует импульс длительθ костью Т:2. Элемент 18 задержки осуществляет задержку’· на время 2Т относительно импульса, появляющегося на выходе .элемента 17 задержки, и формирует импульс длительностью Т : 2.

Элемент 20 задержки осуществляет задержку на время 2Т + 2Т:5 относительно импульса, появляющегося На выходе элемента И-НЕ 19, и формирует импульс длительностью Т : 2. Элемент >0 11 задержки осуществляет задержку на время 2Т : 5 относительно импульса, формируемого мультиплексором 9, и формирует импульс длительностью Т. Элемент 21 задержки осуществляет ’5 задержку на время Т : 2 относительно импульса, формируемого элементом 20 задержки, и формирует импульс длительностью Т : 2. Т - период тактовой частоты генератора 14.

Ю С приходом первого тактового импульса с генератора 14 импульсов на второй вход элемента И 16, на первом и третьем входах которого 1, на его выходе появляется импульс, ,₅ который поступает на счетный вход счетчика 5 через элементы 17 и 18 задержки на вход разрешения записи регистра 4, через элемент 17 задержки на вход элемента И-НЕ 19 и на q вход синхронизации мультиплексора 9. Ба разрядных выходах счетчика 5 появляется первый адрес ячейки блока 6 памяти, который поступает соответственно на информационные входы счетчика 10, на первые входы мультиплексора 9 и входы элемента И-НЕ 19. Так как на первые (селекционные) входы мультиплексора 9 пришел первый адрес ячейки блока 6 памяти и так q как на втором информационном входе мультиплексора 9 уровень 1, приходящей с младшего разряда регистра 8, то по приходу стробирующего импульса с выхода элемента 17 задержки на g инверсном выходе мультиплексора 9 появляется импульс 0, который, поступив на тактовый вход триггера 12, устанавливает на своем инверсном выходе уровень 0, заблокировав про хождение тактовых импульсов через элемент И 16, а перепадом этого уровня, поступающим на элемент 13 задержки, формирует в ней нулевой импульс, который, поступив на вход установки триггера в О, устанавливает триггер 12 в исходное состояние. На прямом выходе мультиплексора 9 появляется импульс ”1, который за- ιθ писывает в счетчик 10 информацию с выхода счетчика 5, выставив на своих разрядных выходах первый адрес ячейки блока 6 памяти, и через элемент задержки поступает в блок 6 памя- 15 ти, разрешив выдачу информации, хранящейся в первом адресу ячейки блока 6 памяти. Проверка принадлежности измеренного признака Р, соответствующего интервалу (а, в), осуществляется 20 блоками 1 и 2 сравнения по сигналу с элемента 15 задержки, который сформируется перепадом с 0 на 1 на прямом выходе триггера 12.

Блок 1 сравнения осуществляет про- 25 верку условия Р· 5 a;j , а блок 2 сравнения - условия Pj έ ^Bij · Величина Pj с входа устройства распознавания поступает на первые входы блоков 1 и 2 сравнения. На третьи входы этих 30 блоков из блока 6 памяти поступают величины а- и в^· соответственно. Выходы блоков 1 и 2 сравнения подаются на входы элемента ИЛИ 3, выход которого подключен к информационному входу младшего разряда кольцевого сдвигающего регистра 4. Число разрядов Регистров 4 и 8 равно числу классов образов N. Причем номера разрядов регистров 4 и 8 соответствуют поряд- ₄₀ ковым номерам классов образов. Информация в регистре 4 может циркулировать, переписываясь с выхода на вход. Циркуляция осуществляется синхронно с извлечением значений границ 45 интервалов из блока 6 памяти таким образом, что при извлечении интервала (а“ , в;< ) i-ro класса в младшем разряде регистра 4 находится информация, содержавшаяся в исходном сос- ςθ тоянии в i-м разряде кольцевого сдвигающего регистра 4. При попадании признака Pj в интервал (a ;j , B;j ) информация в младшем разряде регист- . ра 4 сохраняется. В противном случае ₅θ хотя бы один из блоков 1 и 2 сравнения вырабатывает на своем выходе единичный сигнал, который через элемент ИЛИ 3 записывает 0 в младший разряд регистра 4 по сигналу, поступившему с элемента 18 задержки, что соответствует исключению из дальнейшего рассмотрения класса образов с порядковым номером i.

Аналогично производится проверка принадлежности ΐ-го признака интервалом (a,-j , В” ), i = 1, N (для всех N классов). Ацреса ячеек блока 6 памяти, в которых хранятся границы интервалов, задаются счетчиком 10 адреса. При анализе j-ro признака с последним интервалом на соответствующих входах элемента И-НЕ 19 с соответствующих разрядных выходов счетчика 5 появляются 1. и с приходом задержанного элементом 17 задержки импульса 1 на соответствующий вход элемента И-НЕ 19 на его выходе сформируется импульс 0, который устанавливает триггер 22 в нуль,.заблокировав прохождение тактовых импульсов через элемент И 16, через элемент 20 задержки записывает в регистр 8 информацию из регистра 4, занявшего исходное положение. Информация в регистре 8 хранится в течение циклов сравнения каждого признака Pj со всеми интервалами (a;j , в ), не исключенными из дальнейшего рассмотрения классов образов с порядковыми номерами, и запись обновленной информации в него происходит после прохождения этих циклов, когда регистр 4 занимает исходное положение. Импульс с элемента 20 задержки, задержанный элементом 21 задержки, устанавливает триггер 22 в 1, разрешив прохождение тактовых импульсов через элемент И16. Таким образом начинается анализ следующего (j + 1)-го признака.

При анализе признаков,следующих после первого, на разрядных выходах .регистра 8 возможно присутствие как v'1, так и О. Присутствие 0 свидетельствует о том, что признак Р₄ 'не попал в соответствующие интерва-лы и они исключены из набора N классов. Поэтому при адресах, последовательно формируемых счетчиком 5, по которым соответственно находятся интервалы, исключенные из набора N классов мультиплексором 9, не Вырабатываются импульсы записи этих адресов в счетчик 10 и сравнение признаков с интервалами, хранящимися по этим адресам, не производится. Процесс анализа признаков продолжается до тех пор, пока во всех разрядах регистра 4, за исключением одного, не оказываются 0. Распознаваемый образ идентифицируется с тем классом, номер которого совпадает с номером разряда кольцевого сдвигающего регистра 4, в котором сохранилась 1.

Значительное повышение быстродействия распознавания достигается в результате учета и исключения интерва/гов, -в которые не попадают предыдущие признаки после циклов из сравнения со всеми, не выбывшими из процесса сравнения, интервалами. Поэтому исключенные интервалы выбирают из дальнейшего процесса сравнения с последующими признаками.

Путем введения параллельного регистра, мультиплексора, второго счетчика адреса, элемента задерткки и изменения блока управления достигается существенное увеличение рабочей частоты, на которой работает устройство, и реализуется быстродействующий принцип функционирования устройства.

Claims (2)

1

Изобретение относитс  к автоматике и вычислительной технике и ножст быть использовано в системах автоматического распозвавани  знаков, сигналов , кодов.

Цель изобретени  - повышение быстродействи  устройства за счет ускорени  процесса сравнени  признаков образов .

На фиг.1 приведена структурна  схема устройства; на фиг .2 - структурна  схема блока управлени .

Устройство дл  распознавани  образов содержит блоки 1 и 2 сравнени , 15 Элемент 20 задержки осуществл ет элемент ИЛИ 3, кольцевой сдвигающий задержку на врем  2Т + 2Т:5 относиблок 6

регистр 4, счетчик 5 адреса, пам ти, блок 7 управлени , параллельный регистр. 8, мультиплексор 9, дополнительный счетчик 1Г) адреса, эле- 20 мент 11 задержки. Блок управлени  содержит триггер 12, второй элемент 13 задержки, генератор 14 импульсов, первый элемент 15 задержки, элемент И 16, третий элемент 17 задержки, 25 четвертый элемент 18 задержки, элемент И-НЕ 19,п тый 20 и шестой 21 элементы задержки, триггер 22.

Реализовано устройство на следующих интегральных микросхемах: блоки ЗО 1 и 2 сравнени  - К 531 СП 1П, К 531 ЛИ 1П; элемент ИЛИ 3 - К 531 ЛЕ Ш; регистры 4 и 8 - К 155 ИР 13; счетчики 5 и 10 - К-531 НЕ 7П; блок 6 пам ти - К 155 РЕ 3; мультиплексор 9 - К 531 КП 7П; тригг ер 12 - К 531 ТВ 9П; элементы 11, 13, 15, 17, 18, 20 и 21 задержки - К 155 АГ 3; элемент И 16 - К 531 ЛИ ЗП; элемент И 19 - К 531 ЛА 2П; триггер 22 - К 40 531 ТМ 2П.

Устройство работает следуюш;им образом .

В исходном состо нии (перед началом распознавани ) в каждый разр д 45 кольцевого сдвигающего регистра 4 и параллельного регистра 8 занесены 1, счетчики 5 и 10 обнулени , триггер 12 установлен в О, триггер 22 установлен в 1 (линии обнулени  50 и установки не показаны).

Элементы задержки устройства осуществл ют задержки и формируют следующие длительности импульсов. Э.ле35

тельно импульса, по вл ющегос  йа выходе элемента И-НЕ 19, и формируе импульс длительностью Т : 2. Элемен 11 задержки осуп1ествл ет задержку н врем  2Т : 5 относительно импульса, формируемого мультиплексором 9, и формирует импульс длительностью Т. Элемент 21 задержки осуществл ет задержку на врем  Т : 2 относительн импульса, формируемого элементом 20 задержки, и формирует импульс длительностью Т : 2. Т - период тактовой частоты генератора 14.

С приходом первого тактового импульса с генератора 14 импульсов на второй вход элемента И 16, на пе вом и третьем входах которого 1, на его выходе по вл етс  импульс, который поступает на счетный вход счетчика 5 через элементы 17 и 18 задержки на вход разрешени  записи регистра 4, через элемент 17 задержки на вход элемента И-НЕ 19 и на вх.од синхронизации мультиплексора 9 На разр дных выходах счетчика 5 по вл етс  первый адрес  чейки блока 6 пам ти, который поступает соответственно на информационные входы счетчика 10, на первые входы мультиплексора 9 и входы элемента И-НЕ 19 Так как на первые (селекционные) вхо ды мультиплексора 9 прищел первый адрес  чейки блока 6 пам ти и так как на втором информационном входе мультиплексора 9 уровень 1, Црихо- д щей с младщего разр да регистра 8 то по приходу стробирующего импульса с выхода элемента 17 задержки на

мент 13 задержки осуществл ет задерж-55инверсном выходе мультиплексора 9

ку на врем  Т относительно срезапо вл етс  импульс О, который, посимпульса , формируемого триггером 12,тупив на тактовьт вход триггера 12,

и формирует импульс длительностьюустанавливает на своем инверсном выТ : 2. Элемент 15 задержки осущест-ходе уровень О, заблокировав про5

5А2232

вл ет задержку на врем  Т + Т:10 относительно фронта импульса, формируемого триггером 12, и формирует импульс длительностью Т:2 + Т: 10. Элемент 17 задержки осуществл ет задержку на врем  2Т:5 относительно импульса , по вл ющегос  на выходе элемента И 16, и формирует импульс длитель- 1Q ностью Т:2, Элемент 18 задержки осу- П5естБл ет задержку на врем  2Т относительно импульса, по вл ющегос  на выходе элемента 17 задержки, и формирует импульс длительностью Т : 2.

0 5

О 0

5

5

тельно импульса, по вл ющегос  йа выходе элемента И-НЕ 19, и формирует импульс длительностью Т : 2. Элемент 11 задержки осуп1ествл ет задержку на врем  2Т : 5 относительно импульса, формируемого мультиплексором 9, и формирует импульс длительностью Т. Элемент 21 задержки осуществл ет задержку на врем  Т : 2 относительно импульса, формируемого элементом 20 задержки, и формирует импульс длительностью Т : 2. Т - период тактовой частоты генератора 14.

С приходом первого тактового импульса с генератора 14 импульсов на второй вход элемента И 16, на первом и третьем входах которого 1, на его выходе по вл етс  импульс, который поступает на счетный вход счетчика 5 через элементы 17 и 18 задержки на вход разрешени  записи регистра 4, через элемент 17 задержки на вход элемента И-НЕ 19 и на вх.од синхронизации мультиплексора 9. На разр дных выходах счетчика 5 по вл етс  первый адрес  чейки блока 6 пам ти, который поступает соответственно на информационные входы счетчика 10, на первые входы мультиплексора 9 и входы элемента И-НЕ 19. Так как на первые (селекционные) входы мультиплексора 9 прищел первый адрес  чейки блока 6 пам ти и так как на втором информационном входе мультиплексора 9 уровень 1, Црихо- д щей с младщего разр да регистра 8, то по приходу стробирующего импульса с выхода элемента 17 задержки на

хождение тактовых импульсов через элемент И 16, а перепадом этого уровн , поступающим на элемент 13 задержки, формирует в ней нулевой импульс, который, поступив на вход установки триггера в О, устанавливает триггер 12 в исходное состо ние. На пр мом выходе мультиплексора 9 по вл етс  импульс 1, который записывает в счетчик 10 информацию с выхода счетчика 5, выставив нд своих разр дных выходах первый адрес  чейки блока 6 пам ти, и через элемент 11 задержки поступает в блок 6 пам ти , разрешив выдачу информации, хран щейс  в первом адресу  чейки блока 6 пам ти. Проверка принадлежности измеренного признака Р, соответствуюр д регистра 4 по сигналу, поступившему с элемента 18 задержки, что соответствует исключению из дальнейшего рассмотрени  класса образов с пор дковым номером i.

Аналогично производитс  проверка принадлежности i-ro признака интервалом (а;; , В;; ), i 1, N (дл  всех

j J н ij

ТО N классов). Адреса  чеек блока 6 пам ти , в которых хран тс  границы интервалов , задаютс  счетчиком 10 адреса . При анализе j-ro признака с последним интервалом на соответствующих

15 входах элемента И-НЕ 19 с соответствующих разр дных выходов счетчика 5 по вл ютс  1 и с приходом задержанного элементом 17 задержки импульса на соответствующий вход элемента

импульс U, который устанавливает триггер 22 в нуль,.заблокировав прохождение тактовых импульсов через элемент И 16, через элемент 20 занени  - услови  PJ м Величина с входа устройства распознавани  поступает на первые входы блоков 1 и 2 сравнени . На третьи входы этих блоков из блока 6 пам ти поступают

величины а;;

соответственно.

ЗЕ

щего интервалу (а, в), осуществл етс  20 И-НЕ 19 на его выходе сформируетс  блоками 1 и 2 сравнени  по сигналу импульс О с элемента 15 задержки, который сформируетс  перепадом с О на 1 на пр мом выходе триггера 12.

Блок 1 сравнени  осуществл ет про- 25 держки записывает в регистр 8 инфор- верку услови  5 a;j , а блок 2 срав- мацию из регистра 4, зан вшего исход- ное положение. Информаци  в регистре

8 хранитс  в течение циклов сравнени  каждого признака Р. со всеми 30 интервалами (a;j , в-- ), не исключенными из дальнейшего рассмотрени  классов образов с пор дковыми номерами , и запись обновленной информации в него происходит после прохождени  этих циклов, когда регистр 4 занимает исходное положение. Импульс с элемента 20 задержки, задержанный элементом 21 задержки, устанавливает триггер 22 в 1, разрешив прохождение тактовых импульсов через элемент И 16. Таким образом начинаетс  анализ следующего (J + 1)-го признака.

При анализе признаков,следующих после первого, на разр дных выходах 45 .регистра 8 возможно присутствие как ГГ , так и П. Присутствие О свидетельствует о том, что признак Р не попал в соответствующие интерва- лы и они исключены из набора N классов . Поэтому при адресах, последовательно формируемых счетчиком 5, по которым соответственно наход тс  интервалы , исключенные из набора Ь классов мультиплексором 9, не вырабатываютс  импульсы записи этих адресов в счетчик 10 и сравнение признаков с интервалами, хран щимис  по этим адресам, не производитс . Процесс анализа признаков продолжаетс 

и в,

Выходы блоков 1 и . сравнени  подаютс  на входы элемента ИЛИ 3, выход которого подключен к информационному входу младшего разр да кольцевого сдвигающего регистра 4. Число разр дов регистров 4 и 8 равно числу классов образов N. Причем номера разр дов регистров 4 и 8 соответствуют пор дковым номерам классов образов. Информаци  в регистре 4 может циркулировать , переписьша сь с выхода на . вход. Циркул ци  осуществл етс  синхронно с извлечением значений границ интервалов из блока 6 пам ти таким образом, что при извлечении интервала (а;; , в- ) i-ro класса в младшем разр де регистра 4 находитс  информаци , содержавша с  в исходном состо нии в i-M разр де кольцевого сдвигающего регистра 4. При попадании признака Р1 в интервал (а ; , ) информаци  в младшем разр де регистра 4 сохран етс . В противном случае хот  бы один из блоков 1 и 2 сравнени  вьфабатывает на своем выходе единичный сигнал, который через элемент ИЛИ 3 записывает О в младший раз40

50

55

354223

р д регистра 4 по сигналу, поступившему с элемента 18 задержки, что соответствует исключению из дальнейшего рассмотрени  класса образов с пор дковым номером i.

Аналогично производитс  проверка принадлежности i-ro признака интервалом (а;; , В;; ), i 1, N (дл  всех

j J н ij

ТО N классов). Адреса  чеек блока 6 пам ти , в которых хран тс  границы интервалов , задаютс  счетчиком 10 адреса . При анализе j-ro признака с последним интервалом на соответствующих

15 входах элемента И-НЕ 19 с соответствующих разр дных выходов счетчика 5 по вл ютс  1 и с приходом задержанного элементом 17 задержки импульса на соответствующий вход элемента

импульс U, который устанавливает триггер 22 в нуль,.заблокировав прохождение тактовых импульсов через элемент И 16, через элемент 20 заИ-НЕ 19 на его выходе сформируетс  импульс О

до тех пор, пока во всех разр дах регистра 4, за исключением одного, не оказываютс  О. Распознаваемый образ идентифицируетс  с тем классом, номер которого совпадает с номером разр да кольцевого сдвигающего регистра 4, в котором сохранилась 1.

Значительное повышение быстродействи  распознавани  достигаетс  в результате . и исключени  интерва- лов, -в которые не попадают предыдущие признаки после циклов из сравнени  со всеми, не выбывшими из процесса сравнени , интервалами. Поэтому исключенные интервалы выбирают из дальнейшего процесса сравнени  с последующими признаками.

Путем введени  параллельного регистра , мультиплексора, второго счетчика адреса, элемента задергкки и изменени  блока управлени  достигаетс  cymecTBeHEioe увеличение рабочей частоты, на которой работает устройство , и реализуетс  быстродействующий принцип функционировани  устройства.

10

управлени  и выходу параллельного регистра соответственно, а вход синх- - ронизации соединен с п тым выходом блока Управлени , дополнительный счетчик адреса , информационные входы которого подключены к выходу счетчика адреса, и адресному входу блока управлени , а выходы соединены с адресным входом блока пам ти, элемент задержки, вход которого соединен с пр мым выходом мультиплексора и входом синхронизации дополнительного счетчика адреса, а выход подключен к управл ющему входу блока пам ти, причем инверсный выход мультиплексора соединен с входом запуска блока управлени .

2. Устройство по п.1, отличающеес  тем, что блок управлени  содержит первый и второй триггеры,

15

20

Формула

35

элементы И и H-FiE, генератор импульсов и шесть элементов задержки, причем пр мой выход первого триггера

25 соединен с входом первого элемента задержки, выход которого  вл етс  первым выходом блока управлени , инизобретени  версный выход первого триггера подключен к первому входу элемента И и

30 входу второго элемента задержки, выход которого соединен с установочным входом первого триггера, счетный вход которого  вл етс  входом запуска блока управлени , выход генератора импульсов подключен к второму входу элемента И, третий вход которого соединен с выходом второго триггера, выход элемента И соединен с входом третьего элемента задержки, выход

д0 которого подключен к входу четвертого элемента задержки и первому входу элемента И-НЕ, остальные входы которого  вл ютс  адресным входом блока управлени , а выход соединен с входом п того элемента задержки и входом установки в О второго триггера, вход установки в 1 которого подключен к выходу шестого элемента задерж- ки, вход которого соединен с пр мым выходом п того элемента задержки, выходы четвертого элемента задержки и элемента И, а также инверсный выход п того элемента задержки и выход третьего элемента задержки  вл ютс 

rg вторым, третьим, четвертым и п тым выходами блока управлени  соответственно .

1. Устройство дл  распознавани  образов, содержащее два блока сравнени , блок пам ти, счетчик адреса, элемент ИЛИ, кольцевой сдвигающий регистр и блок управлени , причем первые входы блоков сравнени   вл ютс  инфopмaциoнны ffl входами устройства , вторые входы подключены к первому выходу блока управлени , а третьи входы - к выходу блока пам ти, входы элемента ИЛИ подключены к выходам блоков, сравнени , а выход - к информационному входу кольцевого сдвигающего регистра, выход которого  вл етс  выходом устройства, а вход синхронизации подключен к второму выходу блока управлени , третий выход которого соединен со счетным входом счетчика адреса, отличающеес  тем, что, с целью повышени  быстродействи , в устройство введены параллельный регистр, информационный вход которого подключен к выходу кольцевого сдвигающего регистра, а вход синхронизации - к четвертому выходу блока управлени , мультиплексор, первые и вторые информационные входы которого подключены к адресному входу блока

45

50

,

10

354223

управлени  и выходу параллельного регистра соответственно, а вход синх- - ронизации соединен с п тым выходом блока Управлени , дополнительный счетчик адреса , информационные входы которого подключены к выходу счетчика адреса, и адресному входу блока управлени , а выходы соединены с адресным входом блока пам ти, элемент задержки, вход которого соединен с пр мым выходом мультиплексора и входом синхронизации дополнительного счетчика адреса, а выход подключен к управл ющему входу блока пам ти, причем инверсный выход мультиплексора соединен с входом запуска блока управлени .

2. Устройство по п.1, отличающеес  тем, что блок управлени  содержит первый и второй триггеры,

15

20

S)f.3an.

Составитель А.Краснов Редактор Н.Бобкова Техред Л.Олийнык Корректор И.Муска

Заказ 5696/45 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва Ж-35, Раушска  наб., д.4/5

Производственно-полиграфическое предпри тие,:г.Ужгород, ул.Проектна , 4

Уаг.г