SU1388949A1 - Ассоциативное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам хранени  информации, и может быть использовано при построении интегральных микросхем ассоциативной пам ти дл  высокопро г изводительных систем параллельной обработки информации. Цель изобретени  - расширение области применени  и повышение быстродействи  устройства. Ассоциативное запоминающее устройство содержит накопитель 1, регистр 2 данных, регистр 3 маски, группы элементов И 4i-4т1, 9i-9л (где п - число строк накопител  1), регистр 5 сдвига, элемент ИЛИ 6, блок 7 приоритета, мультиплексор 8, дешифратор 10 адреса. Устройство  вл етс  модулем блока ассоциативной пам ти микропроцессорной вычислительной системы, причем выходы 15 и 16 используютс  дл  св зи с соседними модул ми , информационна  шина 12 устройства подключена к информационной шине вычислительной системы, а входы 19 - к шине управлени  системы, вход 18 св зан с источником синхроимпульсов системы, адресные входы 11 соединены с адресной шиной вычислительной системы. 4 ил. 1 табл. i (Л со 00 оо со 4 СО aius.1

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам хранени  информации, и может быть использовано при построении интегральных микросхем ассоциативной пам ти дл  высокопроизводительных систем параллельной обработки информации.

Цель изобретени  - расширение области применени  и повышение быстродействи  устройства.

На фиг. 1 представлена структурна  схема ассоциативного запоминающего устройства; на фиг. 2 - структурна  схема блока приоритета; на фиг. 3 - структурна  : схема дешифратора команд; на фиг. 4 - временна  диаграмма процесса простого ассоциативного поиска.

Ассоциативное запоминающее устройство (фиг. 1) содержит накопитель 1, регистр 2 данных, регистр 3 маски, первую группу элементов H4i-4т1 (где п - число строк накопител  1), регистр 5 сдвига, элемент ИЛИ 6, блок 7 приоритета, мультиплексор 8, вторую группу элементов И 9i-9, дешифратор 10 адреса, вход которого  вл ет- с  адресным входом 11 устройства, шину 12 и блок 13 выдачи информации. Устройство имеет выходы 14-16. Устройство также содержит дешифратор 17 команд, имеющий входы 18 и 19 и выходы 20-28.

0

0

Блок 7 приоритета (фиг. 2) представл ет собой комбинационную схему, выдел ющую в п-разр дном входном слое первую единицу (п - число строк ассоциативного накопител  I). Блок 7 приоритета содержит первую группу элементов И 29i - ), причем вход первого элемента И 29i первой группы подключен к источнику 30 потенциала логической единицы, а другие входы всех элементов И 29 подсоединены к выходам соответствующих элементов НЕ 311-31(n-i), входами которых  вл ютс  соответствующие входы блока 7 приоритета, причем первый вход блока 7  вл етс  первым выходом указанного блока, а остальные входы, с второго по п-й, подключены к входам соответствующих элементов И 32 - 32() второй группы, вторые входы каждого из которых соединены с выходами соответствующего элемента И 29 первой группы.

Дещифратор 17 команд представл ет собой комбинационную схему, формирующую набор управл ющих сигналов на своих выходах 20-28 под действием 4-разр дного кода команды, подаваемого на управл ющие входы 19 устройства. Закон функционировани  дешифратора 17 задаетс  таблицей соответстви  4-разр дного кода команды и набора формируемых при этом на выходах 20- 28 дещифратора 17 выходных управл ющих сигналов. Указанна  таблица  вл етс  таблицей истинности комбинационной схемы дешифратора 17.

Дешифратор 17 (фиг. 3) содержит соединенные соответствующим образом элементы НЕ 33-35, элементы И 36-51 и элементы ИЛИ 52 и 53.

Ассоциативное запоминающее устройство работает следующим образом.

Устройство  вл етс  модулем блока ассоциативной пам ти микропроцессорной вычислительной системы, причем выходы 15 и 16 используютс  дл  св зи с соседними модул ми , информационна  шина 12 устройства подключена к информационной шине вычислительной системы, а входы 19 - к шине управлени  системы, вход 18 св зан с источником синхроимпульсов системы, адресные входы 11 соединены с адресной шиной вычислительной системы.

Информаци  записываетс  в накопитель 1 подачей адреса  чейки, в которую должна быть произведена запись, на адресные входы 11 устройства. Сама информаци  при этом подаетс  на информационную шину 12 устройства и поступает на информационные входы накопител  1. Одновременно на управл ющие входы 19 устройства подаетс  код команды записи (в соответствии с таблицей указанный код равен 0001), по которому формируетс  единичный сигнал на выходе 28 дешифратора 17 команд. По единичному сигналу адрес, поданный на вход 11, через дешифратор 10 адреса и мультиплексор 8 поступает на входы выборки накопител  1. Кроме того, на выходе 20 дешифратора 17 формируетс  единичный сигнал , по которому производитс  собственно запись информации с информационной шины 12 в выбранную строку накопител  1. Если длина слова не превышает длины  чейки накопител  I, то каждое из записываемых слов заноситс  в соответствующую  чейку накопител  1. Если длина информационного слова больше длины  чейки накопител  (последнюю удобно выбирать равной, например 9,17 и т. д. разр дам), то информационное слово записываетс  в несколько последовательно расположенных  чеек накопител  1, причем в маркерный разр д первой  чейки, начина  с которой размещаетс  слово, записываетс  единица, а в маркерные разр ды последующих  чеек, в которые записываетс  слово, занос тс  нули . Запись слова в  чейки накопител  1 производитс  последовательно по част м, равным длине слова накопител  1, с соответствующим изменением кода адреса, подаваемого на входы 11 устройства.

Таким образом, устройство позвол ет отказатьс  от наращивани  разр дности, а значит , и от шин поиска, выводимых за пределы микросхемы.

В режиме простого ассоциативного маскированного поиска на информационную щину 12 поступает аргумент поиска. Ввиду того, что процесс поиска в ситуации, когда формат данных меньше или равен длине  чейки накопител  1,  вл етс  частным случаем поиска при формате данных, превышающем длину  чейки накопител  1, ниже

будет подробно рассмотрен процесс поиска дл  последнего из указанных случаев. На шину 12 подаетс  старший слог информационного аргумента поиска (под слогом здесь и далее понимаетс  часть информационного слова, разр дность которой на единицу меньше длины  чейки накопител  1), причем на маркерный разр д шины 12 подаетс  потенциал единичного уровн . Одновременно на входы 19 подаетс  код

команды приема аргумента поиска (0010), по которому формируютс  единичные сигналы на выходах 26 и 23, которые инициируют соответственно запись кода с шины 12 на регистр 2 данных и установку всех разр 5 дов регистра 5 в единицу.

В следующем такте (фиг. 4) на шину 12 подаетс  старший слог маски. Одновременно на входы 19 устройства подаетс  код команды опроса ассоциативного накопител  1 (ООП), который вызывает формирование

0 единичных сигналов на выходе 22 дешифратора 17 команд, по которым осуществл етс  прием кода с шины 12 на регистр 3 маски, ассоциативный опрос  чеек накопител  1 незамаскированными разр дами содер5 жимого регистра 2 данных (при совпадении немаскируемых разр дов регистра 2 данных с соответствующими разр дами содержимого  чейки накопител  1 на выходе последнего формируетс  сигнал единичного уровн ), прием кода с выходов накопител  1 через

0 открытые элементы И 4 на регистр 5. В следующем такте (фиг. 4) на шину 12 поступает следующий за старшим (второй) слог слова-аргумента поиска, на маркерный разр д шины 12 подаетс  потенциал нулевого уровн . Одновременно на входы 19 уст5 ройства подаетс  код команды сдвига регистра 5 с приемом кода аргумента (0100), по которому на выходах 24 и 26 дешифратора 17 команд формируютс  сигналы единичного уровн , которыми код с шины 12 записываетс  на регистр 2 данных, а содержимое регистра 5 сдвигаетс  влево на один разр д. Затем с приходом очередного тактового импульса, на шину 12 подаетс  код второго слога маски, а на входы 19 - код команды опроса ассоциативного накопи5 тел  (ООП), по которому производитс  ассоциативный опрос накопител  1 с фиксацией сигналов совпадени  на регистре 5. Совпадени  фиксируютс  лишь в тех разр дах регистра 5, в которых записаны единицы . Дл  прочих разр дов регистра 5 соот0 ветствующие элементы И 4 оказываютс  закрытыми дл  прохождени  сигналов с выходов накопител  1, т. е. фиксируютс  лищь те совпадени  содержимого  чеек накопител  I с незамаскированными разр дами второго слова информационного слова, которым

5 предшествовали совпадени  содержимого  чеек с адресами, на единицу меньшими, и немаскированных разр дов первого слога

0

слова-аргумента поиска. Аналогично обрабатываютс  третий, четвертый и последующие слоги слова-аргумента поиска, вплоть до /-ГО, последнего. По завершении процесса ассоциативного простого маскируемого поиска единицами в разр дах регистра 5 будет отмечено положение последних слогов слов, хран щихс  в накопителе 1, совпадающих в незамаскированных разр дах со словом-аргументом поиска. Если среди хран щихс  в накопителе 1 слов не будет ни одного, отвечающего критерию поиска, то по окончании описанного процесса на выходе 14 устройства будет зафиксирован сигнал нулевого уровн .

Режим считывани  информации осуществл етс  следующим образом.

Если считывание слов, вы вленных в результате ассоциативного поиска, осуществл етс  со старщих разр дов, то необходимо предварительно /-1 раз (/ - число слогов в обрабатываемом слове) сдвинуть вправо содержимое регистра 5, дл  чего на входы 19 устройства необходимо /-1 раз подать код команды сдвига вправо содержимого регистра 5 (0101). При этом на выходах 21 и 25 дешифратора 17 команд формируютс  единичные сигналы, по которым соответственно открываетс  блок 13, подключающий выходы накопител  1 к информационной шине 12, считываетс  из накопител  1 слово, положение которого в накопителе 1 определ етс  кодом на выходе блока 7 приоритета , по заднему фронту синхроимпульса производитс  сдвиг вправо содержимого регистра 5. После цикла сдвигов начинаетс  собственно считывание. Дл  этого /-1 раз на входы 19 устройства подают код ко.манды сдвига влево содержимого регистра 5 со считыванием (0110). При этом каждый раз сигналы единичного уровн  формируютс  на выходах 21 и 24 дешифратора 17 команд, которые соответственно открывают блок 13 (при этом выходы накопител  1 оказываютс  подключенными к информационной шине 12), инициируют считывание слова из  чейки накопител  1, положение которой определ етс  кодом на выходе блока 7 приоритета, управл ют сдвигом влево содержимого регистра 5. При считывании последнего, /-го, слога на входы 19 устройства подаетс  код команды конца считывани  (0111), по которому на выходах 21 и 27 дешифратора 17 команд формируютс  единичные сигналы , которые соответственно обеспечивают подключение блоком 13 выходов накопител  1 к информационной шине 12 устройства, считывание содержимого  чейки накопител  1, положение которой определ етс  кодом на выходе блока 7 приоритета , открывание элементов И 9 так, что код с выходов блока 7 приоритета, поступа  на входы установки в нуль разр дов

регистра 5, сбрасывает в нуль первую единицу из числа записанных в регистре 5 по заднему фронту синхроимпульса. Таким образом , считанное слово исключаетс  из числа зафиксированных на регистре 5 по окончании поиска. Аналогичным образом считываетс  второе, третье и т. д. слово. Процедура считывани  продолжаетс  до тех пор, пока все разр ды регистра 5 не установ тс  в нуль, о чем свидетельствует по вление нулевого потенциала на выходе 14 устройства.

Врем  считывани  может быть существенно уменьшено если производить считывание слов поочередно, то начина  с млад5 ших разр дов, то начина  со старших разр дов , за счет исключени  циклов начальной установки регистра 5.

Claims (1)

1. Формула изобретени 

   Ассоциативное запоминающее устройство , содержащее накопитель, регистр данных, регистр маски, дещифратор команд, дещиф- ратор адреса, мультиплексор, регистр сдвига и блок выдачи информации, причем вход

   5 признака поиска и вход маскировани  накопител  подключены соответственно к выходам регистра данных и регистра маски, входы которых  вл ютс  соответственно входом признака поиска и входом маскировани  устройства, информационный выход накопи0 тел  соединен с информационным входом блока выдачи информации, выходы которого  вл ютс  информационными выходами первой группы устройства, информационный вход накопител   вл етс  информационным входом устройства, вход дешифратора адре5 са  вл етс  адресным входом устройства, первый и второй входы дешифратора команд  вл ютс  соответственно управл ющим входом и входом синхронизации устройства, первый выход дешифратора команд подклюд чен к входу управлени  записью накопител , второй выход дешифратора команд соединен с входом управлени  считыванием накопител  и управл ющим входом блока выдачи информации, третий выход дешифратора команд подключен к входу управлени 

   5 поиском накопител , входу разрешени  записи регистра маски и входу разрешени  записи регистра сдвига, четвертый и п тый выходы дешифратора команд соединены соответственно с управл ющим входом мультиплексора и входом разрешени  записи ре0 гистра данных, отличающеес  тем, что, с целью расширени  области применени  устройства за счет обеспечени  возможности его работы с переменным форматом слова и повышени  быстродействи  устройства, в него введены перва и втора  группы элемен- тов И, элемент ИЛИ и блок приоритета, причем первые входы элементов И первой группы подключены к выходам результата

   поиска накопител , вторые входы элементов И первой группы соединены с выходами разр дов регистра сдвига, выходы элементов И первой группы соединены с входами разр дов регистра сдвига, разр дные входы установки в «О которого подключены к выходам элементов И второй группы, выходы разр дов регистра сдвига соединены с соответствующими входами блока приоритета и входами элемента ИЛИ, выход которого  вл етс  выходом результата поиска устройства, выходы блока приоритета подключены к информационным входам первой группы мультиплексора и первым входам элементов И

   18

   второй группы, вторые входы которых подключены к шестому входу дешифратора команд , с седьмого по дев тый выходы дешифратора команд соединены соответственно с входом установки в «1, входом сдвига влево и входом сдвига вправо регистра сдвига, информационные входы второй группы мультиплексора соединены с выходами деи1ифра- тора адреса, выход мультиплексора соединен с входом выборки накопител , выходы старшего и младшего разр дов регистра сдвига  вл ютс  информационными выходами второй группы устройства.

   28

   %

   -/

   0

   -г

   О n-3 f

   0

   0

   и

   21

   Q и 22

   0 23

   0 (

   0

   fJzs 0

   U26

   0

   U27 0

   U

   0 и

   0

   ППЛППППППППП

   n

   /

   1

   ATI

   /

   QiDГ }Г

   ПППП

   iL a

   /