SU1328816A1 - Устройство дл загрузки групповых данных - Google Patents

Устройство дл загрузки групповых данных Download PDF

Info

Publication number
SU1328816A1
SU1328816A1 SU864034457A SU4034457A SU1328816A1 SU 1328816 A1 SU1328816 A1 SU 1328816A1 SU 864034457 A SU864034457 A SU 864034457A SU 4034457 A SU4034457 A SU 4034457A SU 1328816 A1 SU1328816 A1 SU 1328816A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
input
output
inputs
elements
Prior art date
Application number
SU864034457A
Other languages
English (en)
Inventor
Вячеслав Григорьевич Попов
Анатолий Хатыпович Ганитулин
Юрий Германович Богданов
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU864034457A priority Critical patent/SU1328816A1/ru
Application granted granted Critical
Publication of SU1328816A1 publication Critical patent/SU1328816A1/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах дл  св зи процессоров с внешними запоминающими устройствами, в автоматизированных банках данных, а также в системах дл  распознавани  образов. Цель изобретени  - расширение функциональных возможностей устройства за счет выбора операндов в заданном интервале признаков. Устройство содержит группу входных регистров, регистр ти па операндов, группу узлов сравнени , каждый из которых включает в себ  первую схему сравнени , две группы блоков элементов И, группу выходных регистров, группу элементов И, группу элемен тов запрета, элемент ИЛИ, генератор импульсов, дешифратор, элемент задержки, два элемента И, счетчик , триггер управлени . Новым в устройстве  вл етс  использование триггера режима, а в каждом узле сравнени  второй.схемы сравнени , двух элементов И и элемента ИУШ. Устройство имеет два режима работы. В зависимости от выбранного режима из входных регистров в выходные регистры устройства выбираютс  данные либо по заданному значению (первый режим), либо по заданному интервалу значений (второй режим). 1 ил. i (Л со 00 00

Description

113
Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах дл  св зи процессоров с внешними запоминающими устройствами, в автоматизит рованных банках данных, а также в системах дл  распознавани  образов.
Цель изобретени  - расширение
функциональных возможностей устройст-IQ разр ды регистра 1) в первом режиме
за за счет выбора операндов в заданном интервале признаков.
На чертеже показана структурна  схема устройства.
Устройство содержит регистр 1 типа 5 стров 2 поступает на входы узлов 4
операндов, группу входных регистров 2, группу элементов ИЗ,, группу узлов 4 сравнени , каждый из которых имеет схемы 5 и 6 сравнени , элементы И 7 и 8 и элемент ИЛИ 9. Устройство содержит группу элементов 10 запрета, группу блоков элементов И 11, группу блоков элементов И 12, группу выходных регистров 13, триггер 14 режима, элемент ИЛИ 15, генератор 16 импульсов , дешифратор 17, элемент И 18, счетчик 19, элемент И 20, триггер 21 управлени , элемент 22 задержки, первый вход 23 режима устройства, второй вход 24 режима устройства, вход 25 запуска устройства, информационные входы 26 устройства, вход 27 типа операнда устройства, информационные выходы 28 устройства, выход 29 размера массива устройства, сигнальный выход 30 устройства.
Устройство работает следующим образом .
Исходное состо ние устройства характеризуетс  тем, что регистры 13, триггер 21 и счетчик 19 установлены в состо ние О (не показано).
При поступлении единичного сигнала на вход 23 и нулевого сигнала на вход 24 триггер 14 устанавливаетс  в единичное состо ние. Это соответствует первому режиму работы устройства - режиму загрузки данных по значению . Нулевой сигнал на входе 23 и единичный на входе 24 вызьшают ус- 1таноБку триггера 14 в нулевое состо ние , что соответствует второму режиму работы устройства - режиму загрузки данньпс по интервалу.
По входам 26 в регистры 2 принимаетс  массив исходных данных с признаковыми част ми (тип операнда), а в регистр 1 типа операндов по входу 27 - двоичный код требуемого типа
20
сравнени . На выходах Равно схем сравнени  формируютс  единичные сиг налы в случае совпадени  кодов. Единичные сигналы на выходах Меньш схем 5 сравнени  формируютс , когда код числа в признаковых-част х реги ров 2 меньше по значению кода числа в левой половине регистра 1. Единич ные сигналы на выходах Больше схе сравнени  формируютс , когда код нисла в признаковых част х регистро больше по значению кода числа в пра вой половине регистра 1. Единичным сигналом с выхода Равно схемы 5 30 сравнени  открываетс  по первому вх ду элемент И 7, а единичным сигнало с пр мого выхода триггера 14 режима этот элемент открываетс  по второму входу. Нулевым сигналом с выхода
25
35
40
45
50
55
Меньше схемы 5 сравнени  открывае с  по первому инверсному входу элемент И 8, а нулевым сигналом с выхо да Больше схемы 6 сравнени  он от крываетс  по второму инверсному .вхо ду. По пр мому входу элемент И 8 открываетс  единичным сигналом с ин версного выхода триггера 14 режима. Таким образом, на выходах узлов 4 сравнени  формируютс  единичные сиг налы, когда соответствующие регистры 2 содержат данные либо заданного типа, либо, если признаки операндов в регистрах 2 лежат в установленном интервале обеими част ми регистра 1 при установке триггера 14 режима, в 1 или О соответственно.
Пусть, например, в признаковой части регистра 2 записан код числа 5, в регистре 1 в первой его половине .- код числа 5, а во второй - код числа 9. При этом схема сравнени  узла 4 на выходе Равно формирует единичньш сигнал, а на вы ходе Меньше - нулевой. На выходе
операнда. Этот код определ етс  режимом работы устройства и состоит из двух равных частей. Лева  половина кода (старшие разр ды регистра 1) представл ет собой тип операнда дл  первого режима и нижнюю границу значений типа операнда дл  второго режима . Права  половина кода (младшие
не используетс , а во втором режиме представл ет собой верхнюю границу значений типа операнда. Содержимое регистра 1 и признаковых частей реги0
сравнени . На выходах Равно схем 5 сравнени  формируютс  единичные сигналы в случае совпадени  кодов. Единичные сигналы на выходах Меньше схем 5 сравнени  формируютс , когда код числа в признаковых-част х регистров 2 меньше по значению кода числа в левой половине регистра 1. Единич- ные сигналы на выходах Больше схем 6 сравнени  формируютс , когда код нисла в признаковых част х регистров 2 больше по значению кода числа в правой половине регистра 1. Единичным сигналом с выхода Равно схемы 5 0 сравнени  открываетс  по первому входу элемент И 7, а единичным сигналом с пр мого выхода триггера 14 режима этот элемент открываетс  по второму входу. Нулевым сигналом с выхода
5
5
0
5
0
5
Меньше схемы 5 сравнени  открываетс  по первому инверсному входу элемент И 8, а нулевым сигналом с выхода Больше схемы 6 сравнени  он открываетс  по второму инверсному .входу . По пр мому входу элемент И 8 открываетс  единичным сигналом с инверсного выхода триггера 14 режима. Таким образом, на выходах узлов 4 сравнени  формируютс  единичные сигналы , когда соответствующие регистры 2 содержат данные либо заданного типа, либо, если признаки операндов в регистрах 2 лежат в установленном интервале обеими част ми регистра 1 при установке триггера 14 режима, в 1 или О соответственно.
Пусть, например, в признаковой части регистра 2 записан код числа 5, в регистре 1 в первой его половине .- код числа 5, а во второй - код числа 9. При этом схема 5 сравнени  узла 4 на выходе Равно формирует единичньш сигнал, а на выходе Меньше - нулевой. На выходе
Больше схемы 6 сравнени  формируетс  нулевой сигнал. Единичным сигналом по первому входу открыт элемент И7, а по двум : инверсным - элемент И 8 нулевыми сигналами с выходов Меньше схемы 5 сравнени  и Больше схемы 6 сравнени . Выбор единичного .сигнала с выходов элементов И 7 и 8 определ етс  режимом работы устройства .
В данном случае может быть выбран операнд из регистра 2, в первом режиме , .так как тип этого операнда совпадает с заданным, либо во втором режи- 15 .в счетчик 19. Очередным импульсом
ме, так как его тип лежит в заданном интервале.
Единичным сигналом с выхода элемента ИЛИ 15 открываетс  по второму входу элемент И 18 и закрываетс  по инверсному входу элемент И 20. С помощью элементов 10 запрета обеспечиваетс  выбор приоритетного сигнала и совокупности вькодных сигналов узлов 4 сравнени .. Приоритет установлен таким образом, что содержимое меньшего по номеру входного регистра 2 первьм записано в выходной регистр 13;| . ,
По сигналу запуска, поступающему по входу 25, триггер 21 управлени  устанавливаетс  в состо ние 1. Единичным сигналом с пр мого выхода триггера 21 открываетс  по первому входу элемент И 18 и первым импульсом генератора 16, поступающим через элемент И 18 на счетньш вход счетчи- чика 19, его содержимое увеличиваетс  на единицу. При этом на первом выходе дешифратора 17 формируетс  единичный сигнал, по которому откры- ваютс  элементы И 12 первого блока, и содержимое приоритетного на данный момент регистра 2 через открытые элементы И 11 соответствующего блока записываетс  в первый выходной регистр 13 . Через некоторое врем , определ емое элементом 22 задержки, устанавливаетс  в нулевое состо ние приоритетный регистр 2.
Врем  задержки элементом 22 выбираетс , исход  из длительности переходных процессов в счетчике 19, в цел х обеспечени  надежной записи данных в регистры 13. Если после уста- новки приоритетного на данный момент времени .регистра 2 в нулевое состо ние имеютс  возбужденные выходы узлов 4 сравнени , что свидетельствует
о наличии данных в регистрах 2 того же требуемого типа, работа устройства продолжаетс  аналогично рассмотренному , и данные требуемого типа расстанавливаютс  последовательно в регистрах 13 в соответствии с выходными сигналами дешифратора 17. Если после р да импульсов генератора 10 на выходах всех узлов А сравнени  окажутс  нулевые сигналы, то нулевым сигналом с выхода элемента ИЛИ 15 закрываетс  элемент И 18, чем прекращаетс  доступ импульсов генератора 16
генератора 16 через открытый по инверсному входу нулевым сигналом с выхода элемента ИЛИ 15 элемент И 2D триггер 21 управлени  устанавливаетс  в состо ние О. При этом на выходе 30 формируетс  единичный сигнал, свидетельствующий о завершении формировани  выходного массива в регистрах 13 данных одного типа. Размер
упор доченного массива присутствует на выходах 29 в двоичном коде.
При необходимости дальнейшего выбора данных прежнего типа в регистры 2 по входам 26 принимаетс  очередной массив исходных данных, а по входу 25 подаетс  сигнал запуска. По этому сигналу устанавливаетс  в О счетчик 19 и в 1 триггер 21 управлени . В дальнейшем работа устройст-
ра аналогична рассмотренному.
Если из исходного массива следует выбрать данные другого типа, то по входу 27 в регистр 1 поступает двоич- ньй код требуемого типа, а сигналами по входам 23 и 24 устанавливаетс  требуемый режим работы устройства. Работа устройства начинаетс  аналогично по сигналу запуска на входе 25.

Claims (1)

  1. Формула изобретени 
    Устройство дл  загрузки групповых данных, содержащее группу входных регистров , входы которых  вл ютс  информационными входами устройства,
    регистр типа операндов, входы которого  вл ютс  входами типа операндов устройства, две группы блоков элементов . И, группу выходных регистров,
    выходы которых  вл ютс  информационными выходами устройства, группу элементов . И, группу элементов запрета, элемент ИЛИ, генератор импульсов, дешифратор, элемент задержки, два
    5132881
    элемента И, счетчик, триггер управ- лени , группу узлов сравнени , каждый из которых включает в себ  первую схему сравнени , причем выходы разр дов первой половины регистра j типа операндов соединены с первыми входами первых схем сравнени  всех узлов сравнени  группы, вторые входы которых соединены с первыми выходами соответствующих входных регистров Ш группы,. вторые выходы которых соединены с первыми входами соответствующих блоков элементов И первой группы, выходы блоков элементов И первой группы объединены и соединены с пер- 15 выми.входами блоков элементов И второй группы, выходы которых соединены с входами соответствующих выходных регистров группы, выходы которых  вл ютс  группами информационных вы- 20 ходов устройства, единичньм вход триггера.управлени  и вход установки в О счетчика подключены к вхо- ду запуска устройства, единичный выход триггера управлени  соединен 25 с первым входом первого элемента И, нулевой выход триггера управлени  соединен с сигнальным выходом ройства, нулевой вход триггера управлени  соединен с выходом второго эле- 30 мента И, пр мой вход которого подключен к выходу генератора импульсов и к второму входу первого элемента И, инверсный вход второго элемента И подключен к выходу элемента ИЛИ и к 35 третьему вход первого элемента И, выход которого соединен со счетным входом счетчика и через элемент задержки - с первыми входами всех эле- ментов И группы, второй вход первого 40 Элемента И группы соединен с вторым входом первого блока элементов И первой группы, и с первым :зходом элемента ИЛИ, второй вход i-го элемента И .группы (,3,... ,nj, п - 45 число входных регистров) соединен с вьЕсодом (i-l)-ro элемента запрета группы, выходы элементов И группы подключены к входам установки в О соответствующего входного регистра 50 группы, i-й вход элемента ИЛИ подключен к пр мому входу (i-l)-ro элемен66
    та запрета группы, k-й инверсный вход j-ro запрета группы (,2,..., j, ,2,..., п-1) подключены дополнительно к k-му входу элемента ИЛИ, выход j-ro элемента запрета группы соединен с вторым входом ( блока элементов И первой группы, выходы счетчика подключены к выходам размера массива устройства и к входа дешифратора, каждый выход которого Соединен с вторым входом одноименного блока элементов И второй группы, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет выбора операндов в заданном интервале признаков, в него введены триггер режима, единичный и нулевой входы которого  вл ютс  первым и вторым входами задани  режима устройства,соответственно в каждьш узел сравнени  введены втора  схема сравнени , два элемента И и элемент ИЛИ, выход которого  вл етс  выходом узла сравнени , в котором выход Равно первой схемы сравнени  подключен к первому входу первого элемента И, выход Меньше первой схемы сравнени  подключен к первому инверсному входу второго элемента И, второй инверсный вход которого соединен с выходом Больше второй схемы сравнени , первые входы которой объединены с вторыми входами первой схемы сравнени , выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ своего узла сравнени , выходы разр дов второй половины регистра типа операндов подключены к вторым входам вторых схем сравнени  всех узлов сравнени  группы, единичньш выход триггера режима соединен с вторыми входами первых элементов И всех узлов сравнени  группы, нулевой выход триггера режима соединен с пр мыми входами вторых элементов И всех узлов сравнени  гру пы,выход первого узла сравнени  группы соединен с вторым входом первого блока элементов И первой группы, вы- ход i-ro (,...,n) узла сравнени  группы,подключен к пр мому входу (i-l)-ro элемента запрета группы.
SU864034457A 1986-03-10 1986-03-10 Устройство дл загрузки групповых данных SU1328816A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864034457A SU1328816A1 (ru) 1986-03-10 1986-03-10 Устройство дл загрузки групповых данных

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864034457A SU1328816A1 (ru) 1986-03-10 1986-03-10 Устройство дл загрузки групповых данных

Publications (1)

Publication Number Publication Date
SU1328816A1 true SU1328816A1 (ru) 1987-08-07

Family

ID=21225438

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864034457A SU1328816A1 (ru) 1986-03-10 1986-03-10 Устройство дл загрузки групповых данных

Country Status (1)

Country Link
SU (1) SU1328816A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1103236, кл. G 06 F 9/46, 1983. Авторское свидетельство СССР № 1251077,Чл. С 06-F 9/46, 29.11.84. *

Similar Documents

Publication Publication Date Title
US4575818A (en) Apparatus for in effect extending the width of an associative memory by serial matching of portions of the search pattern
US5440715A (en) Method and apparatus for expanding the width of a content addressable memory using a continuation bit
KR950014089B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
US3470542A (en) Modular system design
JPH0271497A (ja) 内容でアドレス指定可能なメモリ・システム
US4805093A (en) Content addressable memory
EP0341896A2 (en) Content addressable memory array
JPS6288972A (ja) 階層テスト・シ−ケンサ
US3548385A (en) Adaptive information retrieval system
SU1328816A1 (ru) Устройство дл загрузки групповых данных
US4290117A (en) Memory device with circulating storage loops
EP0227348A2 (en) Content addressable memory circuit and method
US4747039A (en) Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units
SU1575192A1 (ru) Устройство дл выделени области во внешней пам ти
SU576609A1 (ru) Ассоциативное запоминающее устройство
US3500340A (en) Sequential content addressable memory
SU963100A1 (ru) Ассоциативное запоминающее устройство
SU1251077A1 (ru) Устройство дл загрузки групп однотипных данных
SU1377853A1 (ru) Генератор случайного полумарковского процесса
SU1103229A1 (ru) Устройство микропрограммного управлени
US4980890A (en) Semiconductor integrated circuit
SU1259264A1 (ru) Устройство дл загрузки файлов
SU1525745A1 (ru) Ассоциативный запоминающий элемент
SU1388949A1 (ru) Ассоциативное запоминающее устройство
US5191654A (en) Microprocessor for high speed data processing