SU1309041A1 - Устройство дл поиска информации в пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  адресного и ассоциативного доступа и сокращение объема пам ти. Устройство содержит блоки 1 пам ти, коммутаторы 2 адреса, счетчик 3 адреса, информационный выход 4, схемы 5 сравнени , регистр 6 признака, узел 7 маскировани , элемент И 8, выход 9 признака. СО о С О Ла.1

Description

IJ

регистр 10, коммутатор 11, элемент ИЛИ 12, группу 13 элементов задержки, шифратор 1А, коммуд-атор 15, адресный вход 16, адресньй выход 17, вход 18

13

1

Изобретение относитс  к вычислительной технике, в частности к устройствам хранени  и поиска информации и может быть использовано в цифровых вычислительных системах дл  реализа- ции доступа к информации как по ее адресу, так и по произвольной части ее содержимого.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  адресного и ассоциативного доступа и сокращение объема пам ти

На фиг. 1 представлена схема устройства; на фиг. 2 - схема блока уп- равлени .

Устройство содержит блоки 1 пам ти , коммутаторы 2 адреса, счетчик 3 адреса, информационный выход 4 устройства , схемы 5 сравнени , регистр 6 признака, узел 7 маскировани , эле- мент И 8, выход 9 узла признака и устройства, регистр 10, коммутатор 11 элемент ИЛИ 12., группу 13 элементов задержки, шифратор 14, коммутатор 15, адресный вход 16 устройства, адрес- ный выход 17 устройства, вход 18 признака устройства, вход 19 задани  маски устройства, регистр 20 маски, блок 21 управлени , входы 22-25 блока 21, выходы 26-30 блока 21, генератор 31 тактовых импульсов, элемент 32 задержки, элементы И 33 и 34, элементы ИЛИ 35 и 36 и элемент НЕ 37.

Каждый из коммутаторов 2(,L) представл ет собой комбинационную схему, формирующую на своих выходах двоичный код числа (1-1) при отсутствии потенциала на управл кщем вхо- де и код, идентичный входному при единичном управл ющем сигнале.

Блок 7 маскировани  представл ет собой комбинационную схему, каждый разр д которой формирует на своем первом выходке ноль в случае, если на его .первый вход подан ноль, а на второй - единица, а на втором выходе

IJ

1309041

признака, вход 19 задани  маски, регистр 20 маски, блок 21 управлени , входы 22-25 и выходы 26-30 блока 21 управлени . 1 з.п. ф-лы, 2 ил.

выходной сигнал представл ет собой конъюнкцию входных сигналов.

Коммутатор 11 представл ет собой комбинационную схему с одинаковым числом входом и выходом, причем сигнал на 1-м его выходе формируетс  в случае наличи  единицы на 1-м входе и отсутствии единичных сигналом на г-х входах ().

Устройство может быть -реализовано в виде большой интегральной схемы (БИС) с доступом к пам ти как по адресу . Так и по содержанию. Другим вариантом выполнени  устройства  вл етс  реализаци  его на микросхемах малой и средней степени интеграции.

Устройство работает следующим образом .

Информационные слова, хран щиес  в устройстве, разбиты на L частей, . записанных в одноименных  чейках L блоков 1 пам ти

В режиме адресного чтени  (записи соответствующий адрес подаетс  на адресный вход 16, а управл ющий сигнал адресного обращени  подаетс  на вход 22 устройства. На выходе коммутатора 15 под действием единичного управл ющего сигнала с выхода 30 блока 21 формируетс  код, идентичный старшим разр дам кода адреса, подаваемого на входы 16, который поступает на информационные входы всех коммутаторов 2; младвше разр ды кода адреса, подаваемого на вход 16, заноситс  на счетчик 3 адреса и поступают на адресные входы младших разр дов всех блоков 1 пам ти, блок 21 управлени  на своем выходе 27 формирует единич- ньш сигнал, открьшающий коммутаторы 2 дл  пропускани  кода с выхода коммутатора 15 на адресные входы старших разр дов всех блоков 1, Соответственно на адресные входы каждого из блоков 1 пам ти подаетс  одинаковый адрес , идентичный поданному на вход 16.

По сигналу, снимаемому с выхода 26 блока 21 управлени , содержимое соответствующих одноименных  чеек всех блоков 1 пам ти считываетс  на инфор- мациоиньй выход 4 устройства (или за- писываетс  с выхода 4 в соответствующие  чейки блоков 1).

В режиме поиска информации признак (аргумент) поиска заноситс  по входу 18 в регистр 6 признака, а поле поиска задаетс  записью по входу 19 единиц в регистр 20 маски (остальные разр ды которого обнулены). В случае если полем опроса выступает все ело- во, все разр ды регистра 20 устанавливаютс  в единицу. На младшие разр ды входа 16 подаютс  сигналы нулевого уровн , а управл ющий сигнал ассоциативного поиска подаетс  на вход 23 устройства. Соответственно все разр ды счетчика 3 обнул ютс , а с выхода 27 блока 21 управлени  снимаетс  нулевой потенциал. При этом на младшие разр ды адресных входов всех блоков 1 пам ти подаетс  код со счетчика 3, а коммутаторы 2 закрыты, так что с выхода первого коммутатора 2 на старшие разр ды адресного входа первого блока 1 выдаетс  код 00 ... О, с выхода второго коммутатора 2 на соответствующие входы блока 1 - код О ... 1, с выхода 1-го коммутатора 2 на старшие разр ды адресного входа соответствующего ему блока 1 пам ти выдаетс  код (1-1). Соответственно просмотр  чеек в каждом 1-м блоке наN чинаетс  с (1-1) - -и  чейки (N - чисLI

ло  чеек в блоке 1). По сигналу считы вани , снимаемому с выхода 26, с выходов блоков 1 пам ти считьшаетс  информаци , котора  сравниваетс  на схемах 5 сравнени  с соответствующими пол ми регистра 6 признака, причём Ha каждой схеме 5 сравнени  сравниваетс  1-е поле регистра 6 и 1-е поле

N

(1-1) т-го слова, хранимого в бло- ij

ках 1. Результат сравнени  формируетс  н а выходе схем 5 в виде единиць при совпадении и нул  при несовпадении . Сигналы с выходов схем 5 сравнени  поступают на входы узла 7 маскировани , который селектирует указан- ные сигналы так, что сигналы на этой группе выходов узла 7 формируютс  в случае, если соответствующий результат сравнени  равен единицы или разр д маскируетс , а сигналы на второй группе выходов узла 7 формируютс  в том случае, если единичный результат сравнени  не маскируетс  в соответствующем поле. Сигналы с выходов второй группы узла 7 фиксируютс  на регистре 10 по сигналу, снимаемому с выхода 28 блока 21, и подаютс  на входы элемента ИЛИ 12..

Если во всех разр дах регистра 10 зафиксируютс  нули (соответствует тому , что ни одно из незамаскированных полей сравниваемых слов не совпадает своим соответствующим полем с со- ответствующим полем признака опроса), то на выходе элемента ИЛИ 12 формируетс  нулевой потенциал, разрешающий выдачу импульса с выхода 20 блока 21 управлени  на счетный вход счетчика 3 так, что в следующем такте сравниваетс  на схемах 5 сравнени  1-е пол  регистра 6 признака поиска с 1-м полем

a-o-f.,го слова.

Если же хот  бы в одном из разр дов регистра 10 будет зафиксирована единица (соответствует совпадению пол  одного из сравниваемых в текущем такте слов с соответствующим полем признака поиска), то на вькоде элемента ИЛИ 12 формируетс  единич- ньш сигнал, запрещающий выдачу сигнала на счетный вход счетчика 3. Если , например, в текущем такте совпали

с соответствующими пол ми признака

поиска пол  i-ro и j-ro слов (,NJ, jG|1,Njи i j ) , то в последующих двух тактах работы устройства производитс  сначала сравнение всего j-ro слова с признаком поиска, а затем всего i-ro слова с признаком поиска. В общем случае, если зафиксировано совпадение соответствующих полей d слов (diL), то в d последующих тактах производитс  сравнение в пор дке их адресов слов с признаком поиска.

Указанные операции проверки полных слов, отдельные пол  которых совпали в текущем такте с соответствующими пол ми признака поиска, осуществл ютс  следующим образом. На выходе коммутатора 11 формируетс  сигнал на выходе, соответствующем полю и на котором вы влено совпадение (если таких полей несколько, то сначала сигнал формируетс  на выходе, номер которого совпадает с номером соответствующего пол  меньше)j с выхода шифратора 14

снимаетс  номер соответствующего пол  который через коммутатор 15 поступает на информационные входы всех коммута- торов 2. Одновременно блок 21 формирует сигнал на выходе 27, открывающий коммутаторы 2 так, что на адресные входы всех блоков 1 подаютс  одинаковые адреса, равные адресу слова, поле которого совпало с соответствующим полем признака поиска. По сигналу считывани , снимаемому с выхода 26 блока 21 управлени , указанное слово полностью считываетс  из блоков 1 и сравниваетс  на схемах 5 с признаком опроса. Если вы витс  совпадение незамаскированных полей слова с признаком поиска, то на всех выходах второй группы узла 7 маскировани  будут сформированы сигналы единичного потенциала, которые, поступа  на от- крытый сигналом с элемента ИЛИ 12 элемент И 8, сформируют сигнал на выходе 9, свидетельствующий о том, что искомое слово найдено;.само слово в этот момент снимаетс  с выхода 4, а его адрес - с выхода 17. Если слово не равно признаку поиска, то сигнал на выходе 9 не формируетс . По истечении времени, определ емого элементами задержки группы 13, сигналом с их выхода устанавливаетс  в ноль разр д регистра 10, выделенный коммутатором 1 на предыдущем такте. Если на-регистре 10 еще окажутс  разр ды, установленные в единицу, то коммутатор 11 оп ть выделит такой разр д с наименьшим номером, и повторитс  описанна  процедура проверки полного слова, в течение которой присутствует единичный потенциал на выходе элемента ИЛИ 12, который преп тствует выдаче блоком 21 управлени  сигналов на счетный вход счетчика 3 и сигналов приема кода на регистр 10. По обнулении регистра 10 к счетчику 3 прибавл етс  единица, и процесс поиска про- .должаетс  до тех пор, пока не будет сформирован сигнал на выходе устройства . В процессе описанной процедуры наход тс  все слова, совпадающие в незамаскированных пол х с признаком поиска.

Claims (2)

1. Устройство дл  поиска информации в пам ти, содержащее блок пам ти, регистр признака, регистр, схему сравнени , блок управлени , первый

w

15

, j 20

090416

выход которого подключен к входу разрешени  приема регистра, вход регистра признака  вл етс  входом признака устройства, о тлич ающе ес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  адресного и ассоциативного доступа и сокращени  объема пам ти, в него введены, 1-1 блоков пам ти, 1-1 схем сравнени , 1 коммутаторов адреса , узел маскировани , два коммутатора , регистр маски, группа элементов задержки, шифратор, счетчик адреса, элемент И и элемент ИЛИ, входы которого и входы первого коммутатора соединены соответственно с выходами разр дов регистра, старшие разр ды адресного входа каждого блока пам ти подключены к выходу соответствующего коммутатора адреса, младшие разр ды адресного входа каждого блока пам ти соединены с выходами разр дов счетчика адреса, выход каждого блока пам ти соединен с первым входом соответ25 ствующей схем. сравнени  и с информационным выходом устройства, вторые входы схем сравнени  соединены соответственно с выходами разр дов регистра признака, выходы схем сравнени 

30 подключены соответственно к входам первой группы узла маскировани , входы второй группы которого соединены соответственно с выходами разр дов регистра маски, вход которого  вл етJ-5 с  входом задани  маски- устройства, выходы первой группы узла маскировани  и выход элемента ИЛИ соединены соответственно с входами элемента И, выход которого  вл етс  выходом признака обнаружени  информации устройства , выходы второй группы узла маскировани  соединены соответственно с информационьшми входами разр дов регистра , выходы первого коммутатора соединены соответственно с входами шифратора и через элементы задержки группы - с установочными входами разр дов регистра, выход шифратора подключен к первому информационному вхоCQ ДУ второго коммутатора, второй инфор40

мационный вход которого соединен со старшими разр дами адресного входа устройства, младшие разр ды которого подключены к информационному входу счетчика адреса, выход второго коммутатора подключен к информационным входам коммутаторов адреса, выходы разр дов счетчика и выход второго коммутатора соединены с адресным выходом

713090418

устройства, выход переполнени  счет- НЕ, задержки и генератор тактовых имрульсов , выход которого соединен с первыми входами первого элемента И, первого элемента ИЛИ и через элемент задержки с первым входом второго элемента И, первьй вход блока подключен к первому входу второго, элемента ИЛИ, к второму входу первого элемента ИЛИ и к п тому выходу блока, запускающие входы генератора тактовых импульсов соединены соответственно с вторым и четвертым входами блока, третий вход блока подключен к второму входу второго элемента ИЛИ и через элемент НЕ

10

чика адреса соединен с выходом сигнала окончани  работы устройства, , второй, третий и четвертый входы блока управлени  соединены соответственно с входом адресного обращени , с входом ассоциативного обращени  устройства, с выходом элемента ИЛИ и с выходом переполнени  счетчика адреса, с второго по п тый выходы блока -управлени  подключены соответственно к управл ющим входам коммутаторов адреса, к входай считьшани  блоков пам ти, к счетному входу счетчи- ка адреса и к управл ющему входу вто- 5 к вторым входам первого и второго эле- рого коммутатора.ментов И, выходы первого элемента И,

второго элемента ИЛИ, первого элемен-

2. Устройство по п. 1, о т л и - та ИЛИ, второго элемента И  вл ютс 

,чающеес  тем, что блок уп- соответственно с первого по четвертый равлени  содержит элементы ИЛИ, И, 20 выходами блока.

Составитель А. Жеренов Редактор А. Ворович Техред М.Ходанич Корректор М. Демчик

Заказ 1800/42 Тираж 673. Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4