SU1388901A1 - Устройство дл формировани гистограммы случайных чисел - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к специализированным вычислительным устройствам статистической обработки информации. Целью изобретени   вл етс  упрощение устройства. Устройство содержит блок 1 ассоциативной пам ти, группу элементов И 2, регистр 3 маски, элемент Ш 4, приоритетный № V ff II If шифратор 5, счетчик 6, блок 8 пам ти , счетчик 10, регистр 12.приема кода , индексный регистр и блок управлени . Соединение указанных узлов в соответствии с задачей позвол ет получить такую структуру схемы, котора   вл етс  технологичной и может быть реализована в виде специализированной БИС с использованием известных технологий, например НИЛ- или МОП-технологии, или реализовать устройство с использованием серийно вьшускаемых микросхем, что гораздо проще прототипа.. Сущность работы устройства состоит в реализации параллельного сравнени  поступающего кода с записанными в упор доченном виде в блоке 1 ассоциативной пам ти пределами гистограммы, с целью нахождени  ближайшего большего к заданному , а значит, и вьшвлени  предела , в который попадает заданное число. 1 з.п. , 2 ил. с (Л ж адТпТвЬЛ бь/

Description

Изобретение относитс  к автомати- ijce и вычислительной технике, в част- йости к специализированным вычисли- teльным устройствам статистической Обработки информации, выполненным на узлах с большой степенью интеграции

Цель изобретени ,- упрощение устройства и повьшение его быстродействи .

На фиг. 1 представлена структур- а  схема устройства; на фиг. 2 - йхема блока управлени .

Устройство дл  формировани  гис- (гограммы случайных чисел содержит блок 1 ассоциативной пам ти, группу элементов И, регистр 3 маски, эле- iieHT ИЛИ 4, приоритетный шифратор $, первый счетчик 6, выходы 7 номе- Ьа интервала гистогра:имы устройства . рлок 8 пам ти, выходы 9 значени й гистограммы устройства, второй счет У1ИК 10, информационные входы 11 уст }эойства, регистр 12 приема кода, ин- | ;е1ссный регистр 13, информационные входы 1Д устройства, входы 15 адреса границ интервалов устройства, причем вход управлени  записью блока 1  вл етс  первым тактовым входом 16 устройства, второй 17, третий 18, Четвертый 19 тактовые входы устройства , при этом выход 20 блока 21 уп- | авлени   вл етс  выходом готовности Приема данных устройства, а также й тый 22 и шестой 23 входы признака УСЛОВИЙ блока 21, Выходы 24-34 блока |21 управлени   вл ютс  соответственн его выходами с второго по двенадцатый .

Блок 21 управлени  может быть реализован в виде управл ющего автомата с фиксированной логикой либо Э виде микропрограммного узла управлени . На фиг. 2 представлен в качестве примера один из возможных вариантов реализации блока 21 управлени , который содержит соединенные соответствующим образом триггера 35- 47 {D-типа) с внутренней задержкой, синхронизирующие входы которых подключены к входу 48 таксирующих импульсов , элементы И 49-55, элементы ИЛИ 56-65 и элементы НЕ 66 и 67.

Устройство дл  формировани  гистограммы случайных чисел может быть реализовано в виде .специализированной БИС с использованием извест- ,рых технологий, например МОП-технологии , Кроме того, устройство может

0

0

5

0

быть реализовано с использованием серийно выпускаемьгх микросхем больгаой и средней степени интеграции. Блок 1 ассоциативной пам ти может быть построен на микросхемах К583РА, причем в состав указанной микросхемы вход т встроенные элемент ИЛИ (соответствует элементу ИЛИ 4) и приоритетный шифратор (соответствует приоритетному шифратору 5) с использованием микросхемы К155ЛЛ1 или К599ДЛ1. Приоритетный шифратор 5 может быть также реализован с исполь5 зованием микросхемы К155ИВ1, регистры 3, 12 и 13 могут быть построены на микросхемах К 155ИР13, счетчики 6 и 10 - на микросхемах К155ИЕ5, блок 8 пам ти может быть реализован с использованием микросхем К58РУ1. Узлы, вход щие.в блок 21 управлени , при его реализации в виде схемы, представленной на фиг. 2, могут быть выполнены следующим образом: триггеры 37-47 реализуютс  на микросхемах К155ТВ1; элементы И 49-55 - на микросхемах К155ЛИ1; элементы ИЛИ 56-65 - на микросхемах К155ЛЛ1, элементы 66 и 67 - на микросхемах К155ЛН1.

Устройство дл  формировани  гистограммы случайных чисел работает следующим образом.

В исходном состо нии в каждой из  чеек блока 1 ассоциативной пам ти хран тс  коды, соответствующие границам интервалов гистограммы, упор доченные по убыванию, т.е. в  чейке с меньшим адресом всегда хранитс  больший по величине двоичный код. Запись

0 указанной информации в блок 1 может быть предварительно осуществлен с использованием информационных 14 и адресных входов 15 блока 1 ассоциативной пам ти. При записи очередной код подаетс  на входы 14 блока 1 ассоциативной пам ти, а его адрес подаетс  на 15. Запись осуществл етс  по управл ющему сигналу, подаваемому на вход 16.

По тактовому сигналу, подаваемому на вход 17 устройства, осуществл етс  очистка блока 8 пам ти, котора  реализуетс  следующим образом. Блок 21 управлени  формирует на своем выходе 28 сигнал очистки (установки в О) счетчика 6. Одновременно формируетс  сигнал на выходе 3.1 блока 21 управлени , которым обнул етс  счетчик 10, Два последующих такта вы5

5

0

5

, а все разр ды индексного ре- 13 - 1. Суть реализуемого

полн ютс  до по влени  сигнала переполнени  счетчика 6. В первом из указанных тактов производитс  запись нулей в  чейку блока 8 пам ти, определ емую счетчиком 6 (что обеспечиваетс  выдачей сигнала с выхода 33 блока 21 управлени ), а во втором по сигналу с выхода 29 блока 21 управлени  производитс  прибавление единицы к содержимому счетчика 6, По окончании вьтолнени  процедуры очистки блока 8 пам ти блок 21 управлени  формирует на своем выходе 20 сигнал готовности устройства к приему данных.

В режиме построени  гистограммы код оч ередного числа поступает на информационные входы 11 устройства одновременно с подачей сигнала на вход 18 устройства, последний коммутируетс  блоком 21 управлени  на выход 24 .и инициирует прием поступившего числа на регистр 12 приема кода , этим же сигналом все разр ды регистра 3 маски устанавливаютс  в О

гистра

в последующих тактах процесса сос:то- ит в отыскании среди множества X чисел , хран щихс  в блоке 1 ассоциативной пам ти, некоторого подмножест ва Q(QCX) чисел таких, что каждое из них меньше числа У, поступившего на регистр 12 приема кода, причем множество Q об зательно включает чис ло, ближайшее меньшее к У, среди чисел , составл ющих множество X. Поскольку множество Q, выдел емое на шинах поиска (на выходах) блока 1 ассоциативной пам ти, упор дочено (в силу того, что упор дочено при записи множество X), то первым в множестве Q вьщелено число, ближайшее меньшее к У, адрес которого первым вьщел етс  приоритетным шифратором 5, причем полученный таким образом адрес  вл етс  по существу номером интервала гистограммы, в который попадает число У. Описанный процесс реализуетс  следующим образом . Блок 21 управлени  формирует на своем выходе 34 сигнал управлени  считьшанием блока 1 ассоциативной пам ти. При этом на входы адреса счи тьтани  блока 1 через группу 2 элементов И, открытых единичными сигналами с индексного регистра 13, поступает п неизмененных разр дов числа

10

15

20

25

30

35

40

45

50

55

У, а на информационные входы - п-раз- р дный нулевой код с регистра 3 маски, соответствующий немаскируемому состо нию всех разр дов. На одном из выходов блока 1 ассоциативной пам ти будет сформирован сигнал в том случае, если хот  бы одно из чисел, записанных в блоке 1, совпадает (а значит, и  вл етс  ближайшим меньшим или равным) с числом У. Если такой сигнал имеетс , то поиск множества Q на этом завершаетс , о чем свидетельствует единичный сигнал на выходе элемента ШШ 4, который постзшает на вход 22.блока 21 управлени . В противном случае,т.е. на вход 22 блока 21 управлени  с выхода Элемента ИЛИ 4 снимаетс  нулевой потенциал, блоком 21 управлени  формируетс  единичный сигнал с выхода 26, по которому содержимое индексного регистра 13 сдвигаетс  на один разр д влево (в сторону старших разр дов) с заполнением младшего разр да нулем. В следующем такте сигналом с выхода 34 блока 21 управле-. ни  осуществл етс  управление считыванием блока 1 ассоциативной пам ти немаскированным числом У с нулевьм младшим разр дом. Если при этом по витс  сигнал на входе 22 блока 21 управлени , то поиск множества Q на этом завершаетс . В противном случае блок 21 управлени  формирует сигнал на входе 26, по которому производитс  сдвиг индексного регистра 13, и сигнал на выходе 25, по которому производитс  сдвиг влево регистра 3 маски с заполнением младшего разр да единицей. В последующем такте осуществл етс  (сигналом с выхода 34 блока 21 управлени ) опрос блока 1 ассоциативной пам ти. При этом на; входы адреса считьшани  последнего посту- пае с выхздов группы 2 элементов И разр дный код числа У. с обнуленными двум  младшими разр дами, а на информационные входы (маскировани ) - код 00...01 с регистра 3 маски (указанный код соответствует маскированию младшего разр да). Если в результате опроса блока 1 ассоциативной пам ти на его выходах по витс  хот  бы один сигнал, то множество Q найдено (соответственно поступает единичный сигнал на вход 22 блока 21 управлени ) . В противном случае вновь повтор етс  описанный цикл, включающий сдвиг содержимого индексного ре;- гистра 13 и регистра 3 маски, а также опрос блока 1 ассоциативной пам ти . Такой цикл повтор € тс  до по влени  сигнала на входе 22 блока 21 управлени , который свидетельствует о том, что на выходах блока 1 ассоциативной пам ти единицами отмечены числа, образующие множество Q. Под действием сигнала на входе 22 блок 21 управлени  формирует сигнал на :выходе 27, по которому код адре- са, соответствующий номеру интервала гистограммы, в вюторой попадает :число У, с выхода приоритетного Шифратора 5 записываетс  в счетчик :6о В следующем такте блок 21 управ- |Лени  формирует сигнал на выходе 32 |по которому происходит считывание рлова, определ емого адресом, хран - цимс  в счетчике 6, из блока 8 па- И ти в счетчик 10 В двух поЬледую- цих тактах выдачей блоком 21 управлени  сигналов на вькодах 30 и 33 осзпцвствл ютс  соответственно прибавление единицы к содержимому .счетчика 10 и запись увеличенного таким образом содержимого счетчика 10 в соответствующую. чейку блока 8 пам ти , в этом же такте блок 21 управлени  формирует на своем выходе 20 сигнал готовности к приему очередного числа

Пример. Пусть разр дность (п) чисел равна 8 и задано 5 интервалов гистограммы: от О до 100, от 100 до 150, от 150 до 200, от 200 до ИЗО, от 230 до 256, Тогда перед началом работы в блок 1 ассоциативной пам ти в упор доченном виде записаны коды;

Код

11100110(230) 11001000(200) 10010110(150) 01100100(100) 00000000(000)

Пусть очередное поступившее на вхо да 11 число (У) равно 21 1 (11010011) , Тогда опрос блока 1 осуществл етс  в соответствии с таблидей;

В реж1чме считывани  полученной гистограммы управл юш,нй сигнал подаётс  на вход 19. Блок 21 управлени  формирует сигнал на вкосоде 28,, по

,„

которому счетчик 6 устанавливаетс  в Затем блок 21 управлени  формирует двухтактовую последовательность сигналов,, причем в первом такте по сигналу с. выхода 32 производитс  считьшание содержимого  чейки блока 8 пам ти, адрес которого фиксируетс  на выходах 7 устройства, на информационные выходы 9 устройства. Во втором такте сигналов с выхода 29 блока 21 управлени  производитс  увеличение содержимого счетчика 6 на единицу. Указанна  двухтактова  последовательность повтор етс  до прихода сигнала переполнени  счетчика 6 на вход 23 блока управлени , по ко-. торому последний формирует двоичный сигнал готовности к продолжению работы-на выходе 20,

Устройство может работать как автономное вычислительное устройство либо в составе специализированной микроэвм.

Claims (2)

1. Формула изобретени- 

   0

   5

   0

   5

   0

   1 с Устройство дл  формировани  гистограммы случайных чисел, содержащее регистр приема кодй, информа-. ционный вход которого  вл етс  информационным входом устройства, группу элементов И, первый счетчик, выходы которого  вл ютс  .выходами номера интервала гистограммы устройства , отлича ющеес  тем, что, с целью упрощени , оно содержит регистр маски, индексный регистр, элемент ИЛИ, блок управлени , приоритетный шифратор, блок пам ти, второй счетчик и блок ассоциативной пам ти , адрес считывани  которого соединен с выходами элементов И-группы, первый информационный вход - с выходом регистра маски, а второй информационный вход блока ассоциативной пам ти  вл етс  входом задани  границ интервалов устройства, вход управлени  записью блока ассоциативной пам ти  вл етс  первым тактовым вх:о- дом устройства, а адресный вход записи  вл етс  входом адреса границ интервалов устройства, выходь блока ассоциативной пам ти подключены к входам элемента ИЛИ и приоритетного 5 шифратора, выход которого подключен к информационному входу пе рвого счетчики , выход которого соединен с адресным входом блока пам ти, информационные входы и выходы блока пам ти соединены соответственно с информационными выходами и входами второго счетчика, информационные выходы блока пам ти  вл ютс  выходом значений гистограммы устройства, первые и вторые входы элементов И группы подключены соответственно к выхо- дам регистра приема кода и индексного регистра, первый, второй, тре-. тий и четвертый входы признака условий блока управлени   вл ютс  соответственно с второго по п тый тактовыми входами устройства, первый/выход блока управлени   вл етс  выходом готовности приема данных устройства , второй выход блока управлени  подключен к входу записи регистра приема кода, регистра маски и индексного регистра, третий и четвертый выходы блока управлени  подключены соответственно к входам сдвига регистра маски и индексного регистра , п тый, шестой и седьмой выходы блока управлени  соединены соответственно с входом записи, входом установки в ноль и счетным входом первого счетчика, выходы элемента ШШ и.выход переполнени  первого счетчика подключены соответственно к п тому и шестому входам признака условий блока управлени , восьмой, и дев тый выходь которого соединены , соответственно со счетным входом и входом установки в ноль второго счетчика , вход записи которого объединен с входом управлени  считыванием блока пам ти и подключен к дес тому выходу блока управлени , одиннадцатый и двенадцатый выходы которого подключены соответственно к входу управлени  записью блока пам ти и входу управлени  считыванием блока ассоциативной пам ти.
2. 2. Устройство по п. 1, о .т л и - ч ающее с   тем, что блок управлени  содержит первый и второй элементы НЕ, с первого по седьмой элементы И, с первого по дес тый элементы ИЛИ, с первого по тринадцатый триггеры, синхровходы которых объединены и  вл ютс  четвертым входом признака условий .блока, информационный вход первого триггера соединен с выходом первого элемента ИЛИ, а выход первого триггера соединен с информационным входом второго триггера и первым входом второго элемента

   0

   5

   ИЛИ, выход второго триггера подключен к первым входам первого и второго элементов И и третьего элемента ШШ, информационный вход третьего триггера  вл етс  третьим входом признака условий и вторым выходом блока, а выход третьего триггера подключен к первым входам четвертого элемента ИЛИ и третьего элемента И, выход которого соединен с информационным входом четвертого триггера, выход которого подключен к первому входу п того элемента ИЛИ и информационнрму входу п того триггера , выход которого соединен с вторым входом четвертого элемента ИЛИ и первым входом шестого элемента ИЛИ, выход которого подключен к первому входу четвертого элемента И, выход которого соединен с информационным входом шестого триггера, выход которого подключен к информационному входу седьмого триггера,  вл етс  третьим выходом блока и подключен к второму входу седьмого элемента ИЛИ, выход седьмого триггера соединен с вторым входом шестого элемента ИЛИ и третьим входом четвер-. того элемента ШШ, выход которого  вл етс  двенадцатым вьщодом блока и подключен к первому входу п того элемента И, второй вход которого  вл етс  п тым входом признака условий блока, а выход п того элемента И подключен к информационному входу восьмого триггера непосредственно, а через первый элемент НЕ соединен с вторыми входами третьего и четвертого элементов. И, выход восьмого триггера  вл етс  п тым выходом блока и соединен с информационным входом дев того триггера, выход которого подключен к первому входу седь- с мого элемента ИЛИ и информационному входу дес того триггера, выход которого  вл етс  восьмым выходом блока и подключен к информационному входу . одиннадцатого триггера, выход которого подключен к первому входу восьмого эле;мента ИЛИ и второму входу второго элемента ШШ, выход которого  вл етс  одиннадцатым выходом блока, первый вход дев того элемента ИЛИ  вл етс  третьим входом признака условий блока и подключен к первому входу дес того элемента ИЛИ, выход дев того элемента ИЛИ соединен с информационным входом двенадцатого

   0

   5

   0

   0

   5

   триггера, выход которого соединен с информационным входом тринадцатого триггера и вторым входом седьмого элемента ИЛИ, выход которого  вл етс  дес тым выходом блока, выход тринадцатого триггера подключен к первому входу шестого и седьмого элементов И и к второму входу третьего элемента ИЛИ, выход которого  вл етс  седьмым выходом блока, выход шестого элемента И соединен с вторым входом дев того элемента ИЛИ, вторые входы шестого и первого элементов И подключены к выходу второго элемента НЕ, вход которого, а -также вторые вход) второго и седьмого элементов И объе

   динены и  вл ютс  шестым входом признака условий блока, выходы второго и седьмого элементов И подключены соответственно к второму и третьему входам восьмого элемента ИЛИ, выход которого  вл етс  первьп выходом бло- ка выхода седьмого и дес того эле-, ментов ИЛИ  вл ютс  соответственно дес тым и шестым выходами блока, первый вход первого элемента ИЛИ объединен с вторым входом дес того элемента ИЛИ и  вл етс  первым входом признака условий и дев тым выходом блока, выход первого элемента И соединен с вторым входом первого элемента ИЛИ.

   j;

   Фие2