SU1101834A1 - Устройство дл определени характеристик графа - Google Patents
Устройство дл определени характеристик графа Download PDFInfo
- Publication number
- SU1101834A1 SU1101834A1 SU823509874A SU3509874A SU1101834A1 SU 1101834 A1 SU1101834 A1 SU 1101834A1 SU 823509874 A SU823509874 A SU 823509874A SU 3509874 A SU3509874 A SU 3509874A SU 1101834 A1 SU1101834 A1 SU 1101834A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- elements
- output
- inputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ХАРАКТЕРИСТИК ГРАФА, содержащее генератор тактовых импульсов, группу элементов ИЛИ, группу триггеров, нулевые входы которых объединены и соединены с входом установки исходного состо ни устройства, первую и вторую группы элементов И, причем первый вход каждого элемента И первой группы соединен с единичным выходом соответствующего триггера группы, выход i-ro элемента И первой группы (, п-1. где п - число элементов в группе, равное числу вершин в графе) соединен с первым входом (i+1)-ro элемента ИЛИ группы, блок задани топологии графа, содержащий п моделей вершин (п равно числу вершин исследуемого графа), распределитель импульсов, группу счетчиков числа вершин, группу дифференцирующих элементов, элемент задержки , отличающеес тем, что, с целью расширени функциональных возможностей устройства путем обеспечени определени характеристик ориентированных и неориентированных графов любой степени св зности, в устройство введены первый и второй элементы ИЛИ, триггер, первый и второй элементы И, регистр сдвига , группа из К (К - число подграфов графа) регистров номеров вершин, узлы индикации числа вершин и узлы индикации номеров вершин, кажда модель вершины содержит два элемента ИЛИ и п ть элементов И, причем выход каждого элемента ИЛИ группы соединен с единичным входом соответствующего триггера группы , единичный выход каждого i-ro триггера группы () соединен с i-M входом блока задани топологии графа и входами (i+1)-ro, (i+2)-ro ..., n-го элементов И первой группы, каждый выход блока задани топологии графа через дифференцирующий элес мент группы соединен с соответствующими информационными входами всех сл регистров номеров вершин группы, соответствующим разр дом регистра сдвига, вторым входом соответствующего элемента ИЛИ группы и соответствующим входом первого элемента ИЛИ, выход которого подключен к единичному входу триггера, нулевой вход :которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу п-го элемента И первой группы, а второй вход - к входу установки исходного состо ни устройства, единичный выход 00 00 триггера соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И и подключен к выходу генератора тактовглх импульсов, выход первого элемента И соединен со сдвигающим входом регистра сдвига,, нулевые выходы разр дов которого соединены с вторым, третьим, ,, . , (п+1)-м входами второго элемента И, выход которого подключен к входу распределител импульсов и через элемент задержки - к третьему входу второго элемента ИЛИ, первому входу первого элемента ИЛИ группы и объеди
Description
ненным вторым, третьим, ..., п-м входам соответствукхцих элементов И первой группы,каждый выход распределител импульсов соединен с управл ющим входом соответствующего регистра номеров вершин группы и с первым входом соответствующего элемента И второй группы, вторые входы которых объединены и подключены к выходу регистра сдвига, выходы элементов И второй группы соединены с входами соответствующих счетчиков числа вершин группы, информационные выходы счетчиков числа вераин группы и информационные выходы регистров номеров вершин группы соединены с входами соответствуюцих узлов индикации числа вершин и узлов индикации номеров вершин, управл ю1цие входы которых объединены и подключены к выходу п-го элемента И первой группы, а входы установки в нуль счетчиков числа вершин группы и регистров номеров вершин группы объединены и соединены с входом установки исходного состо ни устройства , входы первого элемента ИЛИ каждой модели вершины соединены с выходар® третьих элементов И всех
остальных, моделей вершин , выходы первых элементов ИЛИ моделей вершины соединены с первыми входами соответствующих первых элементов И моделей вершин, выходы которых соеднены с первыми входами вторых элементов ИЛИ своих моделей вершин, вторые выходы которых соединены с выходами вторых элементов И своих моделей вершин, первые входы которы вл ютс входами моделей вершин и соединены с соответствующими входами блока задани топологии графа, вторые входы первых, вторых, третьих , четвертых и п тых элементов И моделей вершины объединены и образуют входы задани данных вершин в топологии графа устройства, выходы вторых элементов ИЛИ моделей вершин соединены с первыми -входами третьих четвертых и п тых элементов И своих моделей вершин, вл ютс выходами моделей вершин и соединены с соответствующими выходами блока задани топологии графа, а третьи входы третьих, четвертых и п тых элементов и вл ютс входами задани ребер в топологии графа устройства.
Изобретение относитс к области вычислительной техники и может быть использовано при решении задач автоматизации конструировани радиоэлектронной и вычислительной аппаратуры , при решении задач оптимизации сетей св зи
Известно устройство дл исследовни св зности веро тностного графа, содержащее матрицу триггеров, элементы И по числу триггеров, элементы ИЛИ, элемент И l .
Недостатком этого устройства вл етс то, что оно позвол ет только установить св зан граф или нет, но не позвол ет указать точно из какого числа деревьев состоит граф.
Наиболее близким техническим решением к изобретению вл етс у(зтройство дл моделировани характеристик графа, содержащее генератор импульсов, блок элементов ИЛИ, первую группу последовательно соединенных ключей, вторую згруппу ключей , ключи ребер и клкпи вершин, триггеры вершин и триггеры ребер, блок отображени графа, входами соединенный с выходами ключей вершнн и -ребер, распределитель, счетчик св занных вершлн, выходом соединенный с входом распределител ,
элемент задержки, счетчик частей графа, входами соединенные с соответствующими выходами рс1спределител , ключ и блок дифференцировани выходами соединённый с входами ключа, а входами - с выхода1У1и триггеров вершин 2j .
Однако известное устройство не обеспечивает определение номеров вершин, вход щих в каждый подграф, кроме того, оно расчитано только . на определение полносв зных подграфов , так как в нем определ етс св зность только тех вершин, которые св заны с данной. Те вершины , которые в некоторый подграф вход т, но с данной вершиной непосредственно не св заны, не будут отнесены к указанному подграфу. Это приводит к тому, что устройство нельз использовать дл определени характеристик неполносв зных графов и подграфов.
Целью изобретени вл етс расширение функциональных возможностей устройства путем обеспечени определени характеристик ориентированных и неориентированных графов любо степени св зности. Указанна цель достигаетс тем,что в устройство, содержащее ге нератор тактовых импульсов, группу элементов ИЛИ, группу триггеров, нулевые входы которых объединены и соединены с входом установки исходного состо ни устройства, первую и вторую группы элементов И, причем первый вход каждого элемента И первой группы соединен с единичным выходом соответствующего триггера группы, выход i-ro элемента И. первой группы (1-1, п-1, где п - число элементов в группе, равное числу вершин в графе) соединен с первым входом (i-t-l)-ro элемента ИЛИ группы блок задани топологии графа, содер жащий п моделей вершин 1,п равно числу вершин исследуемого графа ), распределитель импульсов, группу счетчиков числа вершин, группу дифференциругадих элементов, элемент задержки, введены первый и второй элементы ИЛИ, триггер, первый и второй элементы И, регистр сдвига, группа из К (К - число подграфов графа) регистров номеров вершин, узлы индикации числа вершин и узлы индикации номеров вершин, кажда модель вершины содержит два элемента ИЛИ и п ть элементов И, причем выход каждого элемента ИЛИ группы соединен с единичным входом соответствующего триггера групп единичный выход каждого i-ro триггера группы (,п) соединен с 1-м входом блока задани топологии графа и входами (1+1)-го, (1+2)-го, ...,п-го элементов И первой группы, каждый шлход блока задани топопоги графа через дифференцирующий элемен группы соединен с соответствукадими информационными входами всех регист ров номеров вершин группы, соответствующим разр дом регистра сдвига, вторым входом соответствующего элемента ИЛИ группы и соответствующим входом первого элемента ИЛИ, выход которого подключен к единичному входу триггера, нулевой вход которого соединен с выходом второго эле мента ИЛИ, первый вход которого под ключен к выходу п-го элемента И первой группы, а второй вход - к входу установки исходного состо ни устройства, единичный выход триггера соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго эл мента И и подключен к выходу генера тора тактовых импульсов, выход перв го элемента И соединен со сдвигающи входом регистра сдвига нулевые выхо разр дов которого соединены с вторы третьим, ..., (п+1)-м входами второго элемента И, выход которого под ключен к входу распределител имnvnbf-DB и чеиез элемент задержки к третьему входу второго элемента ИЛИ, первому входу первого элемента ИЛИ группы и объединенным вторым, третьим, .... п-м входам соответствуюцих элементов И первой группы, каждый выход распределител импульсов соединен с управл ющим входом соответствующего регистра номеров вершин группы и с первым входом соответствующего элемента И второй группы ,вторые входы которых объединены и подключены к выходу регистра сдвига , выходы элементов И второй группы соединены с входами соответствующих счетчиков числа вершин группы, информационные выходы счетчиков числа вершин группы и информационные выходы регистров номеров вершин группы соединены с входами соответствуюш тх узлов индикации числа вершин и узлов индикации номеров вершин, управл ющие входа которых объединены и подключены к выходу п-го элемента И первой группы,а входы установки в нуль счетчиков числа вepuJин группы и регистров номеров вершин группы объединены и соединены с входом установки исхолного состо ни устройства, входы первого элемента ИЛИ каждой, модели вершины соединены с выходами третьих элементов И всех остальных моделей вершин, выходы первых элементов ИЛИ моделей вершин соединены с первыми входами соответствующих первых элементов И моделей вершин, выходы которых соединены с первыми входами вторых элементов ИЛИ своих моделей вершин, вторые выходы которых соединены с выходами вторых элементов И своих моделей вершин, первые входы которых вл ютс входами моделей вершин и соединены с соответствующими входами блока задани топологии графа , вторые входа первых, вторых, третьих, четвертых и п тых элементов И моделей вершин объединены и образуют входы задани данных вершин в топопогии графа устройства, выходы вторых элементов ИЛИ моделей вершин соединены с первыми входами третьих, четвертых и п тых элементов И своих моделей вершин, вл ютс выходами моделей вершин и соединены с соответствующими выходами блока задани топологии графа, а третьи входы третьих , четвертых и п тых элементов И вл ютс входами задани ребер в топологии графа устройства. На фиг.1 приведена структурна схема устройства на фиг.2 - возможна реализаци блока задани топологии графа; на фиг.З - граф. Устройство состоит из группы 1,-lf, элементов ИЛИ, группы триггеров , группы 3,-3f, элементов и, блока 4 задани топологии графа, группы дифференцирующих элементов, элемента ИЛИ б, регистра 7 сдвига, группы регистров. 8;|-8(; номеров вершин, триггера 9, элемента ИЛИ 10, шины 11 установки исходного состо ни , элемента И 12 генератора 13 тактовых импульсов, элемента И 14, распределител 15 импульсов, элемента 16 задержки, группы 17,-17к элементов И, группы счетчиков 18,-18|; числа . вершин , узлов индикации числа вершин , узлов индикации 20i-20j; номер вершин. Блок задани топологии графа ( фиг.2) содержит N одинаковых моде лей .вершин, кажда из которых соде жит элемент ИЛИ 21, элементы И 22 и 23, элемент ИЛИ 24, элементы И 2 27f вход 28 задани топологии графа устройства, вход 29 блока задани топологии графа, входы 30-32 задани топологии графа устройства выход 33 блока задани топологии графа. Дл задани топологии графа,например согласно фиг. 3, необходимо подать единичные потенциалы на входы 28, 30, 31 и 32 всех моделей вершин графа так, как это показано на фиг.2. Перед началом работы по шине 11 на триггеры и 9, регистр 7 сдвига, регистры , распредели тель 15 импульсов, который также представл ет собой регистр сдвига, и счётчики 18i-18K подаетс сигнал установки исходного состо ни . При этом на нулевых выходах всех разр дов регистра,7 устанавливаютс еди ничные потенциалы, которые вызываю по вление единичного сигнала на вы ходе элемента И 14. Этот сигнал записывает единицу в первый разр д распределител 15 и через элемент задержки и элемент ИЛИ 11 задним фронтом переводит триггер 2i в единичное состо ние. Единичный потенциал с выхода этого триггера поступает на вход первой вершины блока 4 задани топологии графа и по вл етс на выходе первой вершины и на выход всех тех вершин, которые образуют множество св занных вершин. Через дифферен.цирующиё элементы 5,-5f, еди ничные импульсы с возбужденных выходов (вершин графа) блока 4 поступают через элементы ИЛИ II-IM на единичные входы соответствующих триггеров ,, которые, переход в единичное состо ние., фиксируют св зный подграф. Единичные импульсы с дифференцирующих элементов записываютс в соответствующие разр ды сдвигающего регистра 7, а также регистра 8), так как в данный момент разрешающий потенциал имеетс на первом выходе распределител 15 и, кроме того, любой из этих импульсов через элемент ИЛИ 6 переводит триггер 9 в единичное состо ние . При этом открываетс элемент И 12 и тактовые импульсы с генератора 13 начинают поступать -на сдвигающий вход регистра 7. Каждый тактовый импульс сдвигает код регистра 7 на один разр д. При этом кажда единица с последнего разр да регистра 7 считываетс через открытый элемент 17 в счетчик 18,. Считывание происходит до тех пор, пока регистр 7 полностью не обнулитс . Например, если в регистр 7 записан код 1001100, то первые два тактовые импульса записи в счетчик 18 не дают, третий и четвертый импульсы записывают две единицы, затем п тый и шестой импульсы состо ние счетчика 18 также не измен ют и седьмой импульс записывает третью единицу в счетчик 18,. Это свидетельствует о том, что первый подграф состоит из трех св занных вершин, номера которых 1, 4 и 5 записаны в регистр В. При обнулении регистра 7 на его нулевых выходах по вл ютс единичные потенциалы, которые открывают элемент И 14. Один тактовый импульс генератора 13, пройд через элемент И 14, зТаписывает единицу во второй разр д распределител 15 импульсов и тем caivEiM разрешает запись в счетчик 182 и регистр 82 . Этот тактовый импульс через элемент 16 задержки и элемент ИЛИ 10 перебрасывает триггер 9 в нулевое состо ние, чем заблокируетс на врем прохождени тактовых импульсов на регистр 7, а через один из открытых элементов И ., устанавливает в единичное состо ние тот из триггеров , которому предшествуют триггеры, установленные в единичное состо ние ранее. В соответствии с приведенным выше примером в единичное состо ние, переводитс триггер 3. Этим самым выбираетс нова вершина графа, не всмедша в первый подграф, и, аналогично описанному, возбуждаютс все вершины, образующие второй св занный подграф. При этом также происходит апись номеров вершин второго подо Т афа , но уже в регистр 8 . В единичное состо ние устанавливаютс сответствующие триггеры 2,, просходит запись кода в регистр 7 и чеез элемент ИЛИ б в единичное состо ие устанавливаетс триггер 9. После того начинаетс считывание из реистра 7 в счетчик 18 числа вершин торого подографа. После обнулени регистра 7 тактовый импульс передвигает единицу на третий выход рас пределител 15 импульсов, а через элемент 16 задержки поступает на тот из непереведенных в единичное состо ние триггеров , который имеет минимальный индекс. Если все триггеры наход тс в единичном состо нии, то этот тактовый импульс по вл етс на выходе элемента 3 сигнал с которого останавливает работу устройства, заблокировав посре ством элемента ИЛИ 10, триггера 9 и элемента И 12 прохождение тактовых импульсов на регистр 7, и подает сигнал разрешени на узлы индикации19 ,-19j. и , При этом высвечиваютс соответственно число вершин в каждом подграфе и их номера . Блок задани топологии грифа 4 позвол ет передавать сигнал на выхо всех св занных вершин при его наличии на входе хот бы одной из них. Блок позвол ет отображать топологию любого графа на п заданных вершинах Дл этого кажда вершина графа ото ражаетс элементом ИЛИ 21 с п-1 числом входов, элементами И 22 и 2 и элементом ИЛИ 24, а дл отображени ребер, которые могут св зывать любую вершину со всеми остальными, используетс п-1 трехвходовых элементов И 25-27. 34 Если данна вершина участвует в графе, то на вход 28 необходимо подать единичный потенциал, если определенные ребра участвуют в графе , то на соответствукщие входы 30, 31 или 32 необходимо тоже подать единичные потенциалы. При втвм элемент И 22 запрещает прохождение сигналов по ребрам с участвующей в графе вершины на неучаствующую , а элемент И 23 осуществл ет запрет перебора неучаствующих в графе вершин. Единичные потенциалы подаютс на те входы 28, 30, 31, 32 вершин, которые позвол ют отобразить граф, представленный дл примера на фиг.З. Благодар этому, при подаче на вход 29 одной из вершин единичного потенциала он по вл етс на выходах 33 всех вершин. В соответствии с описанным процессом работы устройства в счетчик 18 зафиксируютс 4 вершины , которые высвечиваютс на узле 19 индикации, а в регистре 8) зафиксируютс номера вершин,которые высвечиваютс на узле 2Q индикации. Предпоженна структура блока задани топологии графа позвол ет отображать любую топологию как ориентированных, так и неориентированных графов, каждое ребро которых отображаетс парой встречно направленных ребер, соедин ющих две вершины .
Claims (1)
- УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ХАРАКТЕРИСТИК ГРАФА, содержащее генератор тактовых импульсов, группу элементов ИЛИ, группу триггеров, нулевые входы которых объединены и соединены с входом установки исходного состояния устройства, первую и вторую группы элементов И, причем первый вход каждого элемента И первой группы соединен с единичным выходом соответствующего триггера группы, выход i-го элемента И первой группы (1 = 1 , η-l. где η - число элементов в группе, равное числу вершин в графе) соединен с первым входом (i+1)-ro элемента ИЛИ группы, блок задания топологии графа, содержащий η моделей вершин (п равно числу вершин исследуемого графа), распределитель импульсов, группу счетчиков числа вершин, группу дифференцирующих элементов, элемент задержки, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения определения характеристик ориентированных и неориентированных графов любой степени связности, в устройство введены первый и второй элементы ИЛИ, триггер, первый и второй элементы И, регистр сдви га, группа из К (К - число подграфов графа) регистров номеров вершин, узлы индикации числа вершин и узлы индикации номеров 'вершин, каждая модель вершины содержит два элемента ИЛИ и пять элементов И, причем выход каждого элемента ИЛИ группы соединен с единичным вхо дом соответствующего триггера группы, единичный выход каждого i-ro триггера группы (i=T7n) соединен с i-м входом блока задания топологии графа и входами (i+1)-ro. (i+2)-ro ..., η-го элементов И первой группы, каждый выход блока задания топологии графа через дифференцирующий элемент группы соединен с соответствую- § щими информационными входами всех регистров номеров вершин группы, соответствующим разрядом регистра сдвига, вторым входом соответствующего элемента ИЛИ группы и соответствующим входом первого элемента ИЛИ, выход которого подключен к единичному входу триггера, нулевой вход ^которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу η-го элемента И первой группы, а второй вход - к входу установки исходного состояния устройства, единичный выход триггера соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И и подключен к выходу генератора тактовых импульсов, выход первого элемента И соединен со сдвигающим входом регистра сдвига,, нулевые выходы разрядов которого соединены с вторым, третьим, ..., (п+1)-м входами второго элемента И,SU,. 1101834 выход которого подключен к входу распределителя импульсов и через элемент задержки - к третьему входу второго элемента ИЛИ, первому входу первого элемента ИЛИ группы и объеди ненным вторым, третьим, ..., п-м входам соответствующих элементов И первой группы,каждый выход распределителя импульсов соединен с управляющим входом соответствующего регистра номеров вершин группы и с первым входом соответствующего элемента И второй группы, вторые входы которых объединены и подключены к выходу регистра сдвига, выхода элементов И второй группы соединены с входами соответствующих счетчиков числа вершин группы, информационные выходы счетчиков числа вершин группы и информационные выхода регистров номеров вершин группы соединены с входами соответствующих узлов индикации числа вершин и узлов индикации номеров вершин, управляющие входа которых объединены и подключены к выходу и-го элемента И первой группы, а входа установки в нуль счетчиков числа вершин группы и регистров номеров вершин группы объединены и соединены с входом установки исходного состояния устройства, входа первого элемента ИЛИ каждой модели вершины соединены с выходами третьих элементов И всех остальных, моделей вершин , выхода первых элементов ИЛИ моделей вершины соединены с первыми входами соответствующих первых элементов И моделей вершин, выхода которых соединены с первыми входами вторых элементов ИЛИ своих моделей вершин, вторые выходы которых соединены с выходами вторых элементов Й своих моделей вершин, первые входа которых являются входами моделей вершин и соединены с соответствующими входами блока задания топологии графа, вторые входа первых, вторых, третьих, четвертых и пятых элементов И моделей вершины объединены и образуют входа задания данных вершин в' топологии графа устройства, выхода вторых элементов ИЛИ моделей вершин соединены с первыми входами третьих, четвертых и пятых элементов И своих моделей вершин, являются выходами моделей вершин и соединены с соответствующими выходами блока задания топологии графа, а третьи входа третьих, четвертых и пятых эле- . ментов И являются входами задания ребер в топологии графа устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823509874A SU1101834A1 (ru) | 1982-11-04 | 1982-11-04 | Устройство дл определени характеристик графа |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823509874A SU1101834A1 (ru) | 1982-11-04 | 1982-11-04 | Устройство дл определени характеристик графа |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1101834A1 true SU1101834A1 (ru) | 1984-07-07 |
Family
ID=21035139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823509874A SU1101834A1 (ru) | 1982-11-04 | 1982-11-04 | Устройство дл определени характеристик графа |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1101834A1 (ru) |
-
1982
- 1982-11-04 SU SU823509874A patent/SU1101834A1/ru active
Non-Patent Citations (1)
Title |
---|
1, Авторское свидетельство СССР f 637822, кл, q 06 F 15/20, 1976, 2, Авторское свидетельство СССР № 656073, кл. Q 06 F 15/36, 1976 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1101834A1 (ru) | Устройство дл определени характеристик графа | |
SU1188743A1 (ru) | Устройство дл имитации объекта контрол | |
SU1737454A1 (ru) | Устройство дл запоминани трассы функционировани многопроцессорных систем | |
SU1354223A1 (ru) | Устройство дл распознавани образов | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU696471A1 (ru) | Устройство дл управлени распределением задач | |
SU834704A1 (ru) | Устройство дл управлени пам тью | |
SU1376075A1 (ru) | Устройство дл ввода информации от двухпозиционных датчиков | |
SU576609A1 (ru) | Ассоциативное запоминающее устройство | |
SU1164718A1 (ru) | Устройство дл управлени блоком пам ти | |
SU1689951A1 (ru) | Устройство дл обслуживани запросов | |
SU1315939A1 (ru) | Многокоординатный цифровой интерпол тор | |
SU1322312A1 (ru) | Устройство дл исследовани сетей Петри | |
SU1363235A2 (ru) | Устройство распределени задач в мультипроцессорной системе | |
SU1418727A1 (ru) | Устройство дл обмена данными между процессором и периферийными устройствами | |
SU1280383A1 (ru) | Устройство дл исследовани св зности графов | |
SU1001112A1 (ru) | Устройство дл обработки информации о комплектовании партии деталей | |
SU851391A1 (ru) | Адаптер канал-канал | |
SU1336018A1 (ru) | Устройство дл сопр жени ЭВМ и внешнего абонента | |
SU809165A1 (ru) | Устройство дл сравнени чисел | |
RU2042196C1 (ru) | Устройство для моделирования цифровых схем | |
SU1695303A1 (ru) | Логический анализатор | |
SU1251049A1 (ru) | Устройство дл определени маршрута | |
SU1370754A1 (ru) | Устройство дл контрол импульсов | |
SU1513462A1 (ru) | Устройство дл сопр жени эвм с внешним устройством |