SU790000A1 - Устройство дл анализа больших регул рных сетей - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ АНАЛИЗА БОЛЬШИХ РЕГУЛЯРНЫХ СЕТЕЙ Изобретение относитс  к вычислите ной технике и можедг быть использовано при построении специализиров.анных цифровых устройств дл  определени  путей на больших регул рных сет х. Известна вычислительна  машина дл  расчета сетевых графиков содержаща  соединенные мехду собой устройства ввода и вывода, устройство . управлени , генератор импульсов, наборное поле, блок моделей работ, вы полненных в виде счетчиков, дифферен цирующей цепи, триггера и диоды, сое диненных мехэду собай последовательно Однако ввиду сложности конструкции за счет большого количества необходимого оборудовани  вычислительна  машина не может быть использована дл  анализа больших сетей. Наиболее близким техническим решением  вл етс  устройство дл  анализа больших регул рных сетей, содер жащее блок моделей ветвей с началь1 ыми и конечными граничными узлами, внешнее запоминающее устройство, ..блок элементов пам ти, устройство управлени ,первый выход которого соединен с первым входом модели регул рной сети, второй выход - с первым , входом внешнего запоминающего устройства , первый выход которого соединен со вторым входом модели регул рной сети , первый выход которой - со вторым входом внешнего запоминающего устройства, Процесс расчета больших сетей на этом устройстве предполагает предварительное разбиение исходной сети на фрахгменты, у которых количество ветвей не превышает количества элементарннк моделей ветвей блока моделей ветвей. 1Информаци  о сети: топологи  соединений моделей ветвей и их,, веса хранитс  во внешнем запоминающем устройстве и вводитс  при расчё.те соответствующего фрагмента. Все модели ветви моделируютс  количеством импульсов, дополн ющих емкость счетчика до переполнени . К конечным граничным узлёи.1 подключаетс  блок элементов пам ти, в качестве которых используют счетчики . При расчете первого фрагмента разница величин путей из начальных в конечные граничные узлы запоминаетс  в блоке элементов пам ти. Эта разница определ ет начальные услови  начальных граничных узлов последующего фрагмента. При расчете второго фрагмента импульсы измерительной серии поступают на счетчики блока пам ти, которые переключаютс  на вычихание . По переполнении счетчиков блока элементов пам ти импульсы измерительной серии поступают в модели ветвей, исход щих из соответствующих начальных граничных узлов. Разница ве личинпутей в конечные граничные узлы второго фрагмента заноситс  во вторую группу счетчиков блока .элементов пам ти . Рассмотренные циклы расчета повтор ютс  от фрагмента к фрагменту ту 2.: Основной недостаток данного устройства , ограничивающий его применение дл  рас-чета больших сетей, рост времени решени  при посто нном размере сети за счет пetlecтpoJйки вычислительного устройства от фрагмента к фрагменту,котора  производитс  вручную, а также за счет двойного просчета разницы.величин путей в граничные узлы дл  двух смежных . фрагментов... Цель изобретени  - упрощение и повышение быстродействи  -устройства, Указанна  дель достигаетс  тем, что в устройства дл  анализа больших регул рных сетей, содержащее модель регул рной сети, запоминающий блок и микропрограммный блок управлени , ПгВрвый информационный выход которого Соединен с первым входом модели регул рной сети, второй .вход которой соединен с-первым выходом запоминающего блока, первый вход которого подключе ко второму информационному выходу микропрограммного блока управлени , второй вход запоминающего, блока соединен с первым выходом мсздели регул рной сет.и, введены блок анализа ко нечных узлов, первый и второй входы .которого подключены соответственно к третьему и четвертому выходам;запоми нающего блока, второй вы}foд которого соединен с адресным входом микропрограммного блока управлени , управл ю щий вход которого подключен к выходу блока анализа конечных узлов, третий вход которого .соединен с треть.им ин;формацйонным выходом микропрограммно го блока управлени , первый, и второй информационные входы подклю чены ко второму и третьему выходам модели регул рной сети .А также Teiy что блок .анализа конечных узлов содержит блоки сравнени , счетмик циклов и элемент НЕ, выход которого через счетчик циклов подключен к пер-, вому входу первого блока сравнени , выход которого соединенсо входом элемента НЕ и  вл етс  выходом блока анализа конечных узлов, выход вто рого блока сравнени  подключен ко второму входу первого блока сравнени третий вход которого  вл етс  вторым входом блока анализа конечных узлов, первым-входом которого  вл етс  первый вход второго блока с|Ьавнени , второй вход которого есть третьим входом блока а.нализа конечных узлов. Кроме тоГ.о, тем, что микропрограммный блок управлени  содержит счетчик адреса , управл емый генератор импуль-г сов, регистр сдвига и блок задани  режима, выход которого подключен к первому входу управл емого генератогра импульсов, выходы которого соответственно под1слючены ко входам первого счетчика адреса, и реги.стра сдвига, выход первого счетчика адреса соединен со входом второго счетчика адреса, выход которого подключен ко второму входу управл емого генератора импульсрв, входы которого  вл ютс  соответственно адресным,, управл ющим , первым и вторым информационными входами микропрограммного блока управлени , разр дные выходы счетчиков адреса и регистра сдвига  вл ютс  первым, вторым и третьим информационными выходами микропрограммного блока управлени . На фиг.1 приведена блок-схема устройства на фиг. 2 - схема блока анали-эа конечных узловJ на фиг. 3 схема регул рной сети дл  примера, иллюстрирующего работу устройства; на.фиг. 4 - микропрограммный блок управлени . . УСТРО.ЙСТВО содержит модель регул рной сети 1, запоминающий блок 2, микропрограммный блок 3 управлени , в состав которого вход т микропро- . граммный автомат 4 и счетчики 5,6 адреса по координатам X,У, блок 7 анализа конечных узлов. Блок 7 анализа конечных узлов (фиг. 2) содержит двухступенчатую схему 8 сравнени  с первым и вторым блоками 9, 10 сравнени , элемент НЕ 11 и счетчик 12 циклов. Модель регул рной сети 1 состоит из жестко соединенных согласно топологии сети моделей узлов и моделей ветвей. Модели узлов служат дл  моделировани  весовых коэффициентов модели ветвей - дл  выполнени  логических -функций передачи информации по регул рной сети. Весовые коэффициенты как и в известном устройстве , моделируютс  количеством импульсов, дополн ющих емкость счетчика моделей узлов до :переполнений. Запоминаю1ций блок 2 предназначен дл  кранени  массива исходной информации в весовых коэффициентах моделей,узлов и ихадресов по координатам X, У, адреса конечного узла и номера фрагмента , которому он принадлежит, а также промежуточной информации о дереве о.птимальных путей и .результате решени  - оптимальном пути в виде адресов моделей узлов, через которые он проходит. Микропрограммный автомат 4 блока 3 управлени  служит дл  управлени  непрерывно протекающим вы-числительным процессом, состо щим из двух этапов: первого - определение дерева оптимальных путей и второго - вьщаление единственного пути между начальной и конечной точками исходной сети, и включает регистр 13 сдвига, управл емый генератор 14 импульсов и блок 15 задани  режима.

Счетчики 5,6 адреса блока 3 управлени  предназначены дл  определе ни  адресов.моделей узлов и его исход щих ветвей по координатам X, У.

Дл  иллюстрации Заботы устройства рассмотрим пример (фиг, 3) дл  случа , когда задана регул рна  сеть S размером произвольной конфигурации (пр моугольной, трехугольной и т.д.). Подобные сети используют в задачах определени  оптимальных путей в неоднородных средах, при этом элементам регул рной сети - узлам приписываютс  весовые коэффициенты , характеризующие соответствующие участки неоднородной среды. Чем меньше шаг, т.е. чем больше размер регул рной сети, покрывающей исследуемую Область неоднородной среды,тем точне решение.Решение больших регул рных сетей в данном устройстве сводитс  к решению в каждый момент времени t, Ц..Л , фрагмента регул рной сети F перемещающегос  по данной сети при условии сохранени  процесса решени  непрерывнЕлм. Дл  организации непрерывного процесса рашени  в предлагаемом устройстве конечные граничные узлы фрагмента F соедин ютс  с начальными граничными узлами, не наруша  регул рности сети, В результате .образуетс  замкнута -цилиндрическа 

регул рна  сеть, на которой вычислительный процесс развиваетс  по спирали .

Работает устройство в следующей последовательности.

На первом этапе при определении дерева оптимальных путей между заданными точками А, В исходной регул рной сети вычислительный процесс распростран етс  по спирали в одном направлении, например, по часовой стрелке. Решение на данном этапе протекает по следующей микропрограмме: ввод информации по данному адресу, промужуточное решение, продолжительность которого определ етс  временем до переполнени  одного или одновременно нескольких счетчиков моделей узлов, Вывод результатов промежуточного решени  и анализ информации, содержащейс  в модел х узлов, смежных с данным. Известно, что отработанные узлы формируют запрет на их повторный пуск от окружающих моделей узлов . При протекании вычислительного процесса в замкнутых устройствах по спирали по вл етс  необходимость анализа этого запрета. Если запрет сформирован, на i-ой спирали, т.а, при решении фрагмента, он сохран ет

свое действие, если на Р -1-of. спирали , т.е. при решении F.фрагмента, то производитс  сброс в О всех моделей узлов, смежных с данным 4 тработанным , и ввод весовых коэффициентов в эти модели узлов f; фрагмента. Функционирование устройства по данной микропрогракаде происходит следующим образом. По пуску с выхода 16 блока 3 управлени  на вход запоминающего блока 2 (фиг.1) поступает призО нак считывани  адреса начального узла . По этому признаку с выхода 17 запоминающего блока 2 ч;ерез вход 18 блока 3 в счетчики 5,-6 адреса записываетс  адрес начального узла. По дан5 ному адресу, поступающему через выход 19 блока 3 управлени  на вход модели регул рной сети 1, определ етс  адрес модели начального узла. Микропрограммный автомат 4 переключаетс  в режим ввода информации, ha выходах

0 16 и 19 блока 3 по вл етс  признак ввода, который поступает на вход модели регул рной сети 1 и на вход запоминающего блока 2. В этом режиме по адресу начального узла с выхода 20

5 запоминающего блока 2 на вход модели регул рной сети 1 поступает информаци  о весовом коэффициенте, котора  записываетс  в модель начального уз- . ла в обратном коде. Микропрограммный

0 автомат 4 переключаетс  в режим решени , при этом признак решени  через выход 19 блока 3 поступает на вход 1 модели регул рной сети, 1 разреша  поступать импульсам измерительной

5 серии в счетчик модели начального узла , по переполнению которой на выходе модели 18 регул рной сети 1 по вл етс  требование на вывод промежуточной информации, которое поступает на вход блока 3 управлени . Микро0 программный автомат 4 переключаетс  в режим вывода. На вход модели регул рной сети 1 с выхода 19 блока 3 и на вход запоминающего бло-. ка 2 с выхода 16 блока 3 поступает

5 признак вывода информации. При этом на вход запоминающего блока 2 с выхода 21 модели регул рной сети 1 поступает результат промежуточного реше-Лни  в виде адреса отработанной модели

0 начального узла и исход щих из дан;ного узла моделей ветвей, через которые передаетс  требование на пуск смежных узлов. По концу вывода признак вывода на выходе 22 модели регу5 л рной сети 1 исчезает, и микропрограммный автомат 4 переключаетс  в режим анализа информации,содержащей- с  в ьюдел х узлов, смежных с начальньви узлом.Так как эти модели узлов

0 еще не работали, и не был сформирован запрет на их пуск, то на выходе модеди регул рной сети 1 по вл етс  требование на ввод, по которому микропрограммный автомат 4 переключаетс  в

5 режим ввода инфсрмац 1И в те модели

УЗЛОВ, на которые поступает требование с модели начального узла. На выходе 19 блока 3 управлени  по вл етс  признак ввода, который поступает на  ход модели регул рной сети 1.. На. выходе 22 модели регул рной сети 1 формируетс  требование на ввод. Это требование присутствует на все врем  вво да. Ввод информации осуществл етс  по адресу. Определение адресов моделей узлов, на которые поступило требование , и ввод осуществл ютс  за один цикл просчета счетчиков 5,6 адреса . Микропрограммный автомат 4 пред варительно сбрасывает с.четчики 5,6 адреса в О , а затем разрешает поступление на их вход импульсов тактового генератора ГИ (на чертеже на показан) до совпадени  с первым адресом модели узла модели регул рной сети 1, на которую поступило требова ние на запуск от начального узла. По совпадению адресов на выходе 23 модели регул рной сети 1 по вл етс  сигнал, который поступает на вход блока 3 управлени . По этому сигналу микропрограммный автомат 4 запрещает поступление импульсов тактового генератора ГИ в счетчики 5,6 адреса и переключаетс  в режим обращени  к запоминающему блоку 2, С выхода 16 блока 3 на вход запоминающего блока 2 поступает признак считывани  и адрес модели узла. По данному адресу через выход 20 запоминающего блока 2 и вход модели регул рной сети 1 в модель узла записываетс  весовой коэффициент в обратном коде. По концу ввода эта |уюдель узла убирает свое требование на ввод. Если требование на решение поступает на несколько моделей узлов, то на выходе 22 модели регул рной сети 1 присутствует требование на ввод информации. Далее определ етс  адрес следующей модели узла. Микропрограммный автомат 4 снова, разрешает поступление импульсов тактовбго генератора ГИ на вход, сч.етчиков адреса до совпадени  со вторым адресом модели узла , на которую поступило требование с начального узла. По второму адресу осуществл етс  ввод информации и так далее. Как только осуществл етс  ввод информации в последнюю модель узла, на выходе 22.модели регул рной сети 1 исчезает требование на ввод. Микропрограммный автомат 4 прекращает просчет счетчиков- адреса и переключаетс  в режим решени . На выходе 1.9 блока 3 управлени  по вл етс  признак решени ,., по которому импульсы измерительной серии поступаю на входы тех моделей узлов, в которые произведен ввод. Далее процесс решени  развиваетс  аналогично. Параллельно с выводом информации в зйпоминающий блок 2 производитс  сравнение на блоке 9 сравнени  схемы 8

сравнени  передаваемого адреса и адреса конечного узла. На вход блока 9 сравнени  подаетс  информаци  об адресе конечного узла с выхода 24 запоминающего блока 2 и об адресе выводимой модели узла с выхода 25 блока 3. Совпадение адресов в блоке 9 сравнени  позвол ет перейти к сравнению информации в блоке 10 сравнени , где сравниваетс  номер фрагмента, поступающего с выхода 26 запоминающего блока 2, и содержимое счетчика циклов. Если нет совпадени , т.е. на выходе элемента КЕ 11 по вл етс  высокий потенциал, то в счетчик 12 -ЦИКЛОВ присчитываетс  единица. Процесс решени  продолжаетс  до совпадени  и-нформации на блоках 9 и 10 сравнени . При совпадении сигнал с выхода схемы 8 сравнени  запрещает процесс решени  задачи, протекающий в модели регул рной сети по направлению часовой стрелки. Микропрограммный автомат 4 переходит в режим выделени  единственного оптимального пути из полученного дерева Оптимальных путей. Устройство переходит ко второму этапу решени .. Вывод промежуточных решений совмещен -во времени с окончанием счета соответствующих моделей узлов. Запись их адресов в запоминающем блоке 2 производитс  последовательно. Поэтому если произвести считывание этих адресов с запоминающего блока 2 начина  с конца, то легко из полученного дерева оптимальных путей определить единственный оптимальный путь между заданными- точками. Выделение этого пути происходит также известным способом путем передачи сигнала из конечного узла в начальный , отмеча  при этом те адреса, через которые проходит этот путь. Таким образом, на втором этапе работы устройства вычислительный процесс распростран етс  в противоположном направлении, т.е. по спирали против часовой стрелки.

Процесс выделени  единственного пути идет По следующей микропрограмме: -считывание с запоминающего 2 адресов моделей узлов и информации об исход щих ветв х, принадлежащих дереву оптимальных путей, и переда Ча в модель регул рной сети 1 до тех пор, пока через, модель узла по данному адресу не замкнетс  участок цепи дл  передачи нулевого потенциала с выхода модели узла на вход. После передачи информации с выхода на вход адрес модели узла выводитс  снова из запоминающего блока 2,-затем снова считываютс  адреса моделей узлов, принадлежащих дереву оптимальных путей и т.д. Функционирование устройства по данной микропрограмме происходит следующим образом: микропрограммный автомат 4 организовывает режим считывани  адреса конечного

узла В. Признак считывани , по вл ющийс  на выходе 16 блока 3 управлени , поступает на вход запоминающего блока 2. Адрес конечного узла В через выход 17 запоминающего блока 2, вход 18 блока 3 параллельным кодом записываютс  в счетчики 5,бадреса . Микропрограммный автомат 4 переходит в режим выделени  пути. На вход модели регул рной сети 1с выхода 19 блока 3 подаетс  адрес конечного узла и разрешение на передачу с выхода на вход нулевого потенциала . По концу передачи на выходе 22 модели регул рной сети 1 по вл етс  требование, поступающее на вход блока 3. По этому требованию в запоминающем блоке 2 запоминаетс  адрес узла, через который произошла передача информации, а затем продолжаетс  считывание адресов узлов и исход щих ветвей, записанных в запоминающем блоке 2 на первом этапе решени . Режим считывани  организуетс  аналогично описанному ранее. Микропрограммный автомат 4 вырабатывает признак считывани , который с выхода 16 блока 3 поступает на вход запоминающего блок 2, Адреса узлов считываютс  последовательно параллельным кодом с выхода 17 запоминающего блока 2 и записываютс  в счетчики 5,6 адреса через выход 18 блока 3. Эти адреса через выход 19 блока 3 поступают на вход 1 модели регул рнойсети 1. Как только считываетс  адрес узла и его ветвей, которые позвол ют продлить участок пути, идущего от конечного узла, считывание адресов прекращаетс , и микропрограммный автомат 4 переключаетс  в режим вывода этого адреса и той ветви, по которой прошел данный участок пути. После вывода микропрограммный автомат 4 переключаетс  в режим считывани  адресов , и так далее. Процесс выделени  единственного оптимального пути заканчиваетс  после считывани  последовательного адреса. По окончании вычислительного процесса в запоминающем блоке 2 записываетс  решение в виде адресов моделей узлов и исход щих ветвей, через которые проходит единственный оптимальный путь. Величина оптимального пути может 1&ыть измерена обычным образом 1на первом этапе протекани  вычислительного процесса. Параллельно модели регул рной сети 1 импульсы измерительной серии поступают в счетчик измерени . Тогда по концу определени  дерева оптимальных путей в счетчике измерений (на фиг. 1 не показан) будет полчена величина оптимального пути межд . заданными узлами А,В.

Устройство обеспечивает возможность анализа очень больших сетей благодар  тому, что в него введен блок анализа конечных- узлов, а коиечные граничные модели узлов соединены с начальными граничными узлами при условии сохранени  регул рности сети, что позвол ет образовать замкнутую цилиндрическую модель сети, на которой вычислительный процесс протекает непрерывно как на первом этапе решени  при определении дерева оптимальных путей, так и на втором - при выделении единственного оптимального пути из полученного на

0 первом этапе дерева оптимальных путей , В замкнутом устройстве исключаетс  перестраивание устройства от фрагмента к фрагменту, которое в устройстве-прототипе производитс 

5 вручную, а также исключаетс  приме-. нение блока элементов пам ти, необходимого дл  стыковки смежных фрагментов , что в свою очередь упрощает устройство и исключает двойной просчет разницы путей в граничные уз0 лы фрагментов. Организаци  замкнутой в цилиндр модели регул рной сети позвол ет иметь достаточно простое и быстродействующее устройство дл  анализа блльщих сетей. Введение бло5 ка анализа конечных узлов позвол ет определить останов в конечном узле вычислительного процесса, протекающего по спирали в одном направлении, разрешение протекани  вычислительно0 го процесса в обратном направлении, т.е. из конечного узла в начальный, и останов процесса решени  в начальном узле.

5

Claims (3)

1. Формула изобретени 

   1, Устройство дл  анализа больших регул торных сетей, содержащее модель регул рной сети, запоминающий блок, микропрограммный блок управле40 ни , первый информационный выход которого соединен с первым входом модели регул рной с-ети, второй вход которой соединен с первым выходом запоминающего блока, первый вход которого

   45 подключен ко второму информационному выходу микропрограммного блока управлени , второй вход запоминающего блока соединен с первым выходом модели регул рной сети, о т л и ч а jQ ю щ е е с   тем, что, с целью упрощени  устройства и повышени  его быстродействи , в него введены блок анализа конечных узлов,, первый и, второй 9ХОДЫ которого подключены соответственно к третьему и четвертому выходам

   55 запоминающего блока, второй выход которого соединен с адресным входом микропрограммного блока управлени , управл ющий вход которого подключен к выходу блока нализа конечных узлов

   60 третий вход которого соединен с третьим информационным выходом микропро rpcUHMHoro блока управлени , первый и второй информационные входы которого подключены ко второму и третьему вы65 Ходам модели регул рной сети,
2. 2,Устройство ПОП.1, отличаю щ е е с   тем, что блок анализа конечных узлов содержит блоки сравнейи , счетчик циклов и элемент НЕ, выход которого через счетчик циклов подключен к первому входу первого блока сравнени , выход которого соединен со входом элемента НЕ и  вл етс  выходом блока анализа конечных узлов, выход второго блок сравнени  подключен ко второму входу первого блока;сравнени , третий .вход которого  вл етс  вторым входом блока анализа конечных узлов, первым входом кбторого  вл етс  первыйвход второго блока сравнени , второй вход которого  вл етс  .третьим входом блока анализа конечных узлов,
3. 3.Устройство nd. п. I, отличающее с   тем, что микпропрограммный , блок управлени  содержит счетчики адреса, управл емый ге.нератор имплуьсов,. регистр сдвига и блок задани  -режима, выход которого подключен .к первому входу управл емого генератора импульсов, выходы котороЗИЕЗПИЗ

   го соответственно подключены ко входам первого счетчика адреса и регист-. ра сдвига выход первого счетчика адреса соединен со входом второго счетчика адреса, выход которого подключен -КО второму входу управл емого генератора импульсов, входы которого  вл ютс  соответственно адресным, управл ющим , первым и вторым информационными входами микропрограммного блока .. управлени , разр дные выходи счетчиков адреса и регистра сдвига  вл ютс  первым, вторым и третьим информационными выходами микропрограммного блока управлени ,

   5 Источники информации,

   прин тые во внимание при экспертизе

   1,Авторское свидетельство СССР № 367431, кл. G Об G 7/122, 1968.

   2.Додонов А.Г., Хаджинов В.В. 0 Об одном методе решени  больших сетей на цифровых аналогах, В сб.гибридные вычислительные машины и комплексы . Киев, Ыаукова думка , 1975, с, 5, (прототип) .

   U

   .У

   (Риг.2