SU424152A1 - Устройство для определения гамильтоновых линий на связном графе - Google Patents
Устройство для определения гамильтоновых линий на связном графеInfo
- Publication number
- SU424152A1 SU424152A1 SU1753110A SU1753110A SU424152A1 SU 424152 A1 SU424152 A1 SU 424152A1 SU 1753110 A SU1753110 A SU 1753110A SU 1753110 A SU1753110 A SU 1753110A SU 424152 A1 SU424152 A1 SU 424152A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- lines
- graph
- outputs
- inputs
- variables
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к цифровой вычислительной технике и .может быть применено при расчете траиснортной сети, сетевых графиков, тестов контрол электрических сетей и т. п. Известны устройства дл определени гамильтоновых лииий на ев зпом графе, имеющие п узлов и k ребер, содержащие кольцевой счетчик, jX линий задержк, /С логических схем суммировани и ключ управлени , выходы которого подключены к регистрирующему блоку. Однако эти устройства не позвол ют определ ть на св зном графе всех возможных гамильтоновых линий минимальной длины, одинаковых по рассто нию и разных по конфигурации. Устрорютва также не позвол ют определ ть всего множества гамильтоновых линий, охватывающих все узлы св зного графа. Целью изобретени вл етс уирощенне и повышение быстродействи устройства. Дл этого устройство содержит схему запрета с одним минимальиым и п максимальными пороговыми элементами, а кольцевой счетчик содержит п регистров с числом чеек в каждом регистре, равным числу ребер графе, сход щихс в данном узле, приче.м одноименные выходы кольцевого счетчика соединены со входами соответствующих логических схем сум.мироварш , выходы которых подключены к ключу управлени через линии задержки и ко в.хода.м пороговых эле.ментов, выходы которых соединены с управл ющим входом ключа управлени . На фнг. 1 представлен св зной граф; на фиг. 2 - блок-схема устройства дл определени ПОЛ1ЮГО множества гамнльтоновых линий на св зном графе. Узлы графа нумеруютс в ироизвольиом пор дке; ребра графа обозначаютс иерсменными (буквами), а их противоположные концы темн же переменными (буквамн) с индекса .ми, например противоположные концы ребер о, Ь, с и так далее соответстзе нно обозначаютс (GI, fla). (bi, bz, (C|, Co) и т. д. Дл каждого узла графа записываетс его модель в виде сулпп) переменных, выражающих концы ребер графа, сход щихс в даниом узле. Так, .т,л 1-го узла - (а-, + Ьо + Ci)i; дл 2-го узла --- ( 1 + di}2; дл З-го узла - (//2 + 2 + Оз; дл 4-го узла - ( С2 +/2 -Ь 2).. По модел м узлов записЕ ваетс производ ща функци F (а, -;- &, + Cj), (а., /, -- d,,(d2 + b-2+et}sX X (С2 + f2 - 2) .1.(1) Произведем ; налнтическое реигение производ щей функции () с целью получени множества гамильтоновых линий. Дл этого переыпожид переменные функции (1) (раскроем скобки) и в результате получим множество комбинаций (соединений) переменпых в виде суммы из произведений этих перемен .ных. F. (a, Н- bi + с,), (а, + /., + d,), (d.2 + bz+e,;X X (С2 + /о + 2)4 - .,c., + ...,-- aid2e,C2 + --.- baef.(2) При этом в каждую комбинацию переменпых множества (2) входит по одной переменной из каждой скобки функции (1). Из результата перег.пюжепи (2) вычеркиваютс комбинации, не удовлетвор ющие услови м существовани гамильтоновых линий, т. е. комбииации, обладающие нризнаками: в ком. бииацию переменпых входит одна и та же переменна (с разными индексами) два и более раза (например, комбинации в выражении (2), вычеркнутые одной чертой); в комбииации переменных входит три и более переменных , принадлежащих одному и тому же узлу (иапример, комбинации в вьфажении (2), вычеркнутые двум чертами). В полученном результате F bfdc + adec + baef. кажда комбинаци из п перемепных (в пашем случае п 4) выражает гамильтонову линию, а все миожество комбипаций (G) - полное множество гамильтоновых линий на св зном графе. Дл оиределени длины отдельной гамильтоновой лннпн в соответствующую комбинацию вместо переменных, выражающих ребра графа, подставл ютс зпачепи их длип и затем все длины суммируютс . Устройство содержит кольцевой счетчик 1, например, на динисторах с трансформаторными св з ми, имеющий п регистров 2, равное числу узлов св зного графа. Каждый регистр 2 счетчика / содержит столько динисторных чеек, сколько ребер трафа сходитс в данном узле. Потенциальным выходам в каждом регистре присваиваютс определепные переменные с иидексами, соответствующими концам ребер графа, сход щимс в данном узле. Выходы счетчика, которым присвоены одинаковые переменные с разными индексами, называютс одноименными. При отработке полного цикла счетчик 1 переби.. рает все возможные комбииации переменных, соответствующие результату (2). Логические схемы 5 сложени по модулю 2 т- предназначены дл удалени из комбипаций переменных результата (2), одииаковых переменных , которые содержатс в этих комбинаци х . Схема запрета 4, в состав которой вход т пороговый элемент 5 и пороговые элементы 6, предназначаетс дл формировани «единичных сигналов «запрет при по влении на выходе счетчика 1 сигналов, соответствующих вычеркнутым комбинаци м выражени (2). Пороговый элемент 5 принимает «единичное значение на выходе при числе имиульсов па входе «а (п-1) и служит дл удаленн из результата (2) комбинаций, в которые входит одна и та же переменна два и более раза. Назовем пороговый элемент 5 минимальным пороговым элементом. Пороговые элементы 6 принимают «единичные значени на выходе при числе импульсов на входах Пп - 3 и служат дл удалени из результата (2) комбинаций, в которые входит три и более неременных, нринадлежащих одному и тому же узлу. Пазовем пороговые элемеиты 6 максимальиыми пороговыми элементами. Линии задержки 7 служат дл задержки сигналов, постунающнх на рабочие входы 8 ключа 9 на уиравл ющий вход Ю ключа 9 поступает сигнал «запрет с выхода схемы запрета 4. Регистрирующий блок 11 предиазначаетс дл регистрации результата (3) в процессе отработки полного цикла счетчика /. Выходы регистров 2 счетчика / соединены со входами логических схем 3, причем на входы каждой схемы 3 подключаютс только соответствующие одноименные выходы регистров 2, например (а, а, () и т. д. На входы счетчика 1 подаетс последовательность рабочих импульсов частоты / и команда «Исходное. Выходы логических схем 3 параллельно соединены через линии задержки 7 и ключ 9 со входами регистрирующего блока //, а также со входами норогового элеме1 та 5 и нороговых элементов 6 схемы запрета 4. Каждый пороговый элемепт 6 содержит число входов, равное числу ребер графа, сход щихс в данном узле, поэтому оди и тот же сипнал с .выхода :каждой логической схемы 3 подаетс одновременно на входы двух соответствующих пороговых элементов 6. Выходы пороговых элементов 5 п 6 соединены и подключены на вход 10 ключа 9. При подаче команды «Исходное включаютс следующие динисторные чейки регистров 2 счетчика /, имеющие выходы: а, а-2, bz, €2- По команде «Пуск на вход 12 счетчика / начииают поступать рабочие импульсы с частотой следовани / и счетчик .вступает в работу. Число рабочих импульсов N, поступающих на вход 12 счетчика / задаетс и равно общему числу комбинаций выражени (2). Число N определ етс по вырал ению (1) (IB давдном прИ|мере Л 3 3 ЗХ X , 3 - число переменных в скобке). Сигналы с выхода счетчика в виде параллельпых кодов, содержащих п «единиц из Л (К. - общее число выходов счетчика) последовательно поступают на логические схемы 3. Если на какую-либо логическую схему 3 сигнал поступает по двум входам, то па выходе таких схем будет «нулевой сигнал. Это соот .ветствует случаю, когда комбинаци из п переменных содержит одноименные переменные, наоример (сь 122), (bi, bz) и т. д. Сигналы с выходов логических схем 3 через линии задержки 7 и ключ 9 поступают на вход регистрирующего блока 11. Кажда переменна , если открыт ключ 9, поступает на свой разр д в регистрирующем блоке 11 и фиксируетс в виде «нулевого или «единичного значени . Одновре.менно сигналы с выходов лог .ическ1их схем 3 поступают на входы схемы запрета 4, котора формирует «единичный сигнал в том случае, когда параллельный код с выходов логических схем 3 не удовлетвор ет услови м существовани гамильтоиовых линий. При «единичном сигнале на выходе схемы запрета ключ 9 закрываетс и соответствующий сигнал с выхода логических схем 3 не проходит на регистрирующий блок 11.
Предмет изобретени
Устройство дл определени гамильтоновых линий на св зном графе, имеющем п узлов и k ребер, содержащее кольцевой счетчик , /С линий задержки, К. логических схем суммировани и ключ управлени , выходы которого подключены к регистрирующему блоку, отличающеес тем, что, с целью упрощени и повыщени быстродействи устройства , оно содержит схему запрета, выполненную па п пороговых элементах с максимальнымн порогами, с одним минимальным порогом , а кольцевой счетчик содержит п регистров с числом чеек в каждом регистре, равным числу ребер графа, сход щихс в данном узле, причем одноименные выходы кольцевого счетчика соединены со входами логических схем суммировани в соответствии с
топологией графа, выходы которых подключены к ключу управлени через линии задержки и ко входам пороговых элементов, выходы которых соединены с управл ющим входом ключа управлени .
,llcxoSH is
,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1753110A SU424152A1 (ru) | 1972-02-28 | 1972-02-28 | Устройство для определения гамильтоновых линий на связном графе |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1753110A SU424152A1 (ru) | 1972-02-28 | 1972-02-28 | Устройство для определения гамильтоновых линий на связном графе |
Publications (1)
Publication Number | Publication Date |
---|---|
SU424152A1 true SU424152A1 (ru) | 1974-04-15 |
Family
ID=20504684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1753110A SU424152A1 (ru) | 1972-02-28 | 1972-02-28 | Устройство для определения гамильтоновых линий на связном графе |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU424152A1 (ru) |
-
1972
- 1972-02-28 SU SU1753110A patent/SU424152A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU424152A1 (ru) | Устройство для определения гамильтоновых линий на связном графе | |
SU780205A1 (ru) | Реверсивный двоично-дес тичный счетчик | |
SU559395A1 (ru) | Счетчик с посто нным числом единиц в коде | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU798814A1 (ru) | Устройство дл сравнени чисел | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU824178A1 (ru) | Генератор потоков случайных событий | |
SU1075260A1 (ru) | Устройство дл суммировани @ -разр дных последовательно поступающих чисел | |
SU790000A1 (ru) | Устройство дл анализа больших регул рных сетей | |
SU805493A1 (ru) | Врем -импульсный допусковый линеаризу-ющий пРЕОбРАзОВАТЕль | |
SU382141A1 (ru) | УСТРОЙСТВО дл ЗАПИСИ НА МАГНИТНЫЙ БАРАБАН «-РАЗРЯДНЫХ ДВОИЧНЫХ КОДОВ ПО Л' ГРУППАМ | |
SU439805A1 (ru) | Устройство дл извлечени квадратного корн | |
SU119379A1 (ru) | Датчик случайных чисел дл вычислительных машин | |
SU949823A1 (ru) | Счетчик | |
SU512472A1 (ru) | Устройство дл перебора сочетаний | |
SU419813A1 (ru) | Устройство для измерения и регистрации знакопеременного импульсного процесса сложнойформы | |
SU1150629A1 (ru) | Устройство дл моделировани систем передачи и обработки данных | |
SU650071A1 (ru) | Устройство дл группового сравнени двоичных чисел | |
SU907552A1 (ru) | Модель узла дл исследовани графа | |
SU997038A1 (ru) | Устройство дл контрол параллельного двоичного кода на четность | |
SU1645953A1 (ru) | Устройство дл вычислени логарифма | |
SU739527A1 (ru) | Устройство дл упор доченной выборки значений параметра | |
SU1056190A1 (ru) | Устройство дл определени разности двух чисел | |
SU1376083A1 (ru) | Генератор потоков случайных событий | |
SU416711A1 (ru) | Устройство для деления напряжений в число-импульсной форме |