SU1374237A1 - Устройство дл определени параметров графа - Google Patents

Устройство дл определени параметров графа Download PDF

Info

Publication number
SU1374237A1
SU1374237A1 SU853987458A SU3987458A SU1374237A1 SU 1374237 A1 SU1374237 A1 SU 1374237A1 SU 853987458 A SU853987458 A SU 853987458A SU 3987458 A SU3987458 A SU 3987458A SU 1374237 A1 SU1374237 A1 SU 1374237A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
elements
group
Prior art date
Application number
SU853987458A
Other languages
English (en)
Inventor
Евгений Иванович Бороденко
Юрий Васильевич Пшеничный
Валентина Яковлевна Жорник
Александр Григорьевич Зотов
Original Assignee
Предприятие П/Я Р-6668
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6668 filed Critical Предприятие П/Я Р-6668
Priority to SU853987458A priority Critical patent/SU1374237A1/ru
Application granted granted Critical
Publication of SU1374237A1 publication Critical patent/SU1374237A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике, предназначено дл  определени  параметров графа и может быть использовано дл  оптимального распределени  затрат при построении автоматизированных систем контрол . Цель изобретени  - повьппение точности . Цель достигаетс  введением в устройство блока переключателей, группы сумматоров, а в каждый вычислительный блок - делител  частоты.Устройство позвол ет распредел ть суммарные экономические затраты на контроль пропорционально значимости параметров контрол , чем и достигаетс  максимальна  эффективность контрол  при заданных ограничител х,3 ил.

Description

Изобретение относитс  к вычислительной технике, предназначено дл  определени  параметров граф и может быть использовано дл  оптимального распределени  затрат при построении автомати з1йрованных систем контрол .
Цель изобретени  - повышение точности . .
На чертеже изображена структурна  схема устройства.
Устройство содержит регистры 1 сдвига, группы переключателей 2, группы элементов И 3 и 4, элементы ИЛИ 5 и 6, реверсивные счетчики 7 и 8 счетчики 9, делители частоты 10, ин- дикатсфы 11, дешифраторы 12 и 13, элементы НЕ 14, элементы И 15, элементы НЕ 16, элементы И 17, элемент И 18, элемент 19 задержки, вход 20 сброса устройства , группу кодовых входов 21 устройства, реверсивный Счетчик 22 элемент НЕ 23,элемент И 24,, генератор 25 тактовых импульсов, вход 26 запуска ус -ройства, вычислительные блоки 27, дешифраторы 28,сумматоры 29, блок 30 переключателей.
Значение коэффициентов делени  и св зей блока 30 устанавливаетс  в исходном- состо нии.
Устройство работает следующим об- . разом.
Предварительно в реверсивный счетчик 22 по входам 21 записываетс  число , соответствующее количеству разр дов в регистрах 1.- Количество этих разр дов также соотв етствует числу регистров, т.е. максимальный размерности матрицы смежности. Затем при помощи переключателей 2 на вход разр дов регистров коммутируетс  выход элемента 19 задержки, причем коммутируютс  лишь те разр ды регистров, которые соответствуют единичным элементам матоицы смежности исследуемого графа.
Каждый регистр 1 соответствует одной соответствующей строке матрицы смежности., а одноименные разр ды всех регистров 1 соответствуют соответствующему столбцу этой матрицы. После коммутаций соответствующих разр дов к выходу элемента 19 задержки по входной шине 20 подаетс  импульс сброса на соответствующие входы сброса регистров 1, реверсивньк счетчиков 7, реверсивных счетчиков В, . счетчиков 9 дл  приведени  их в нулевое состо ние. Задержанный элементом
5
0
5
0
5
0
5
0
5
19 задержки импульс сброса записывает .через скоммутированные переключатели в регистры 1 матрицу смежности исследуемого графа. После окончани  этой операции устройство готово к работе.
При подаче разрешающего потенциала по входу 26 на первый вход элемента И 24 на его выходе по вл ютс  тактовые импульсы с генератора.25, так как на третьем входе элемента И 24 находитс  единичный потенциал с. выхода элемента НЕ 23, который пропадает лишь при нулевом состо нии счетчика 22. После прихода соответствующего количества т актовых импульсов на вычитающий.вход реверсивного счетчика 22 он переходит в нулевое состою-  ние. На выходе счетчика 22 по вл ет- ,с  напр жение 1, которое через эле- 1енты НЕ 23 запрещает дальнейшее прохождение тактовых импульсов через элемент .И 24. За это врем  информаци  3 регистрах 1 переписываетс  полностью и соответствует исходной матрице смежности. Соответствующие реверсивные счетчики 7 записывают число единиц, содержащихс  в соответствующей строке матрицы смежности.
Следующий импульс с генератора 25 тактовых импульсов поступает через элемент И 15i на вычитаюш1ий вход счетчика 7, так как элемент И 15 открыт единичным потенциалом с выхода реверсивного счетчика 22 и выхода дешифратора 12 через элемент НЕ 14, а счетчик 7у находитс  в нулевом состо нии и на его выходе - напр жение О. Дешифраторы 12 и 13 выдают на своем выходе напр жение 1 лишь в случае нулевого состо ни  соответствующего счетчика. Тактовые импульсы через элемент И 13f начинают поступать на вычитающий вход реверсивного счетчика 7 , а также на вторые входы элементов И 3, соответствующих первым разр дам всех регистров 1 сдвига. Поэтому, если в первом разр де соответствующего регистра сдвига записана единица, соответствующий ему элемент И 3 открываетс  и тактовые им- пуЛьсы через соответствующие элементы И 3 и ИЛИ 5 поступают на сумми- вход соответствующего реверсивного счетчика 8. После того,как на вычитающий вход реверсивного счетчика 7у поступает количество тактовых импульсов, соответствующее числу единиц в первой строке матрицы смежноети , счетчик переходит в нулевое состо ние, и на выходе дешифратора 12 по вл етс  напр жение 1, которое через элемент НЕ 14 запрещает прохождение тактовых импульсов через элемент И 15,. В соответствующих реверсивных счетчика 8 записываетс  число, равное количеству единиц в первой строке матрицы смежности анализируемого графа. Напр жение 1 с выхода дешифратора 12- открывает элемент И 15,, так как на первый вход этого элемента подаетс  напр жение с элемента НЕ 14о. Тактовые импульсы г через элемент И 15 с выхода генератора 25 поступают на вычитающий вход реверсивного счетчика 7 , а также на
вторые входы всех элементов И 3,соответствующих вторым разр дам всех ре- п гистров сдвига, и если в них записана единица, то тактовые импульсы через соответствующий элемент ИЛИ 5 поступает на суммирующий вход соответствующего реверсивного счеТчика 8. 25
После прохождени  тактовых импульсов , количество которых соответствует числу единиц во второй строке матрицы смежности, т.е. числу, записанному в реверсивном счетчике 7, на выходе дешифратора 12 первой группы по вл етс  напр жение 1 которое число элемент НЕ 14 запрещает прохождение тактовых импульсов через элемент И 15 и разрешает прохозкдение тактовых имвующих регистров, в которых записана единица, открываютс , и тактовые импульсы через них и соответствующие элементы ИЛИ 6 записываютс  в соответствующие счетчики 9. При прохождении через элемент И 17, тактовых импульсов , количество которых соответствует числу, записанному в реверсивном счетчике 8, счетчик 8 переходит в нулевое состо ние, и на выходе дешифратора 13 по вл етс  напр жение 1. Поэтому на выходе элемента НЕ 16, по вл етс  напр жение О, которое запрещает дальнейшее прохождение тактовых импульсов через элемент И 17,.
Одновременно напр жение 1 с выхода дешифратора 13. подаетс  на пер10
30
вьй вход и открывает элемент И 17. , через который тактовые импульсы начинают поступать на вычитающий вход реверсивного счетчика 8 , и первые входы элементов И 4, соответствующих вторым разр дам регистров (второму столбцу матрицы смежности). Напр же ние 1 с тех разр дов, в которых записана единица, открывает соответствующие элементы И 4, и тактовые импульсы с их выхода через соответствую щие элементы ИЛИ 6 поступают на запись в соответствующие счетчики 9 f Тактовые импульсы через элемент И Т проход т до тех пор, пока реверсивный счетчик 8 не переходит в нулевое сое
пульсов через следующий элемент И 15. 5 то ние и не закрывает через дешифраВ дальнейшем работа устройства происходит аналогично до тех пор, пока информаци  из последнего реверсивного счетчика 7 не переписываетс  в соответствующее реверсивные счетчики 8.
Единичные сигналы с выходов дешифратора 12 поступают на выходы элемента И 18, напр жение с выхода которого открывает элемент И 17. дл  прохождени  тактовых импульсов с выхода генератора 25 тактовых импульсов, так как на второй вход элемента И 17 поступает напр жение 1 с выхода элемента НЕ 16, напр жение
и элемент НЕ 16 элемент Напр жение 1 с выхода дешиф40
45
на вход которого подаетс  О с выхода дешифратора
50
тор 13
И 17,.
ратора 13 п открывает элемент И 17,„
дл  прохождени  тактовых импульсов,
и цикл работы протекает аналогично..
Устройство функционирует до тех пор, .пока информаци  из реверсивного счетчика 8 последнего блока не переписываетс  в соответствующий счетчик 9. После этого прохождение тактовых импульсов на какие-либо элементы устройства запрещаетс  элементами И 15, 17 и 24. Информаци ,записанна  в каждом счетчике 9, соответствует рангу соответствующей вершины исследуемого графа,т.е. значимости элементов в техническом объекте. На выходе делител  10 в соответствии с алгоритмом работы будут соответствующие значени . С выхода коммутатора 30 напр жени , пропорциональные этим значени м, коммутируютс  на три сумматора (три параметра контрол  -сое13 ,, . Тактовые импульсы с выхода генератора 25 тактовых импульсов поступают через элемент И 17 на вычитающий вход реверсивного счетчика 8, а также на первые входы элементов И 4 со- ответствующих первым р азр дам регистров 1, Элементы И 4, которьм соответствуют первые разр ды соответст г
п 25
74237 4
вующих регистров, в которых записана единица, открываютс , и тактовые импульсы через них и соответствующие элементы ИЛИ 6 записываютс  в соответствующие счетчики 9. При прохождении через элемент И 17, тактовых импульсов , количество которых соответствует числу, записанному в реверсивном счетчике 8, счетчик 8 переходит в нулевое состо ние, и на выходе дешифратора 13 по вл етс  напр жение 1. Поэтому на выходе элемента НЕ 16, по вл етс  напр жение О, которое запрещает дальнейшее прохождение тактовых импульсов через элемент И 17,.
Одновременно напр жение 1 с выхода дешифратора 13. подаетс  на пер10
30
вьй вход и открывает элемент И 17. , через который тактовые импульсы начинают поступать на вычитающий вход реверсивного счетчика 8 , и первые входы элементов И 4, соответствующих вторым разр дам регистров (второму столбцу матрицы смежности). Напр же ние 1 с тех разр дов, в которых записана единица, открывает соответствующие элементы И 4, и тактовые импульсы с их выхода через соответствую щие элементы ИЛИ 6 поступают на запись в соответствующие счетчики 9 f Тактовые импульсы через элемент И Т проход т до тех пор, пока реверсивный счетчик 8 не переходит в нулевое сое
5 то ние и не закрывает через дешифраи элемент НЕ 16 элемент Напр жение 1 с выхода дешиф0
5
0
тор 13
И 17,.
ратора 13 п открывает элемент И 17,„
дл  прохождени  тактовых импульсов,
и цикл работы протекает аналогично..
Устройство функционирует до тех пор, .пока информаци  из реверсивного счетчика 8 последнего блока не переписываетс  в соответствующий счетчик 9. После этого прохождение тактовых импульсов на какие-либо элементы устройства запрещаетс  элементами И 15, 17 и 24. Информаци ,записанна  в каждом счетчике 9, соответствует рангу соответствующей вершины исследуемого графа,т.е. значимости элементов в техническом объекте. На выходе делител  10 в соответствии с алгоритмом работы будут соответствующие значени . С выхода коммутатора 30 напр жени , пропорциональные этим значени м, коммутируютс  на три сумматора (три параметра контрол  -соетавл ют полную группу параметров) в соответствии с вли нием элементов на параметры. Эта информаци  дешифрируетс  соответствующими дешифраторами 28 и отображаетс  на соответствующих индикаторах 11.

Claims (1)

  1. Формула изобрет ени 
    Устройство дл  определени  параметров графа, содержащее первый и второй элементы И, реверсивный счетчик , элемент задержки, группу вычислительных блоков, выходной дешифратор , индикатор и генератор тактовых импульсов, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом элемента НЕ, вход которого подключен к выходу переполнени  реверсив кого счетчика, вычитающий вход которого соединен с выходом первого элемента И, каждый вычислительный блок содержит регистр сдвига, группу переключателей , .первую и вторую группу элементов И, первый и.второй элементы .ИЛИ, первый и второй дешифраторы,два реверсивных счетчика, счетчик, nep-t вый и второй элементы НЕ, первый и второй элементы НЕ, первый и второй элементы И, причем в каждом вычислительном блоке выходы переключателей, группы соединены с установочными входами разр дов регистра сдвига, выходы разр дов регистра сдвига подключены к первым входам элементов И первой и второй групп, выходы элементов И первой группы соединены с входами первого элемента РШИ, вьрсод которого соединен с суммирующим входом первого реверсивного счетчика,выходы которого соединены с входами первого дешифратора, выход которого соединен с входом первого элемента НЕ, выход которого подключен к первому входу первого элемента И данного вычислительного блока, выход которого соединен с вычитающим входом первого реверсивного счетчика, выходы элементов И второй группы соединены с входами Btoporo элемента ИЛИ, выход кото рого подключен к информационному входу счетчика, выход последнего разр да регистра сдвига соединен с установочным входом его первого разр да и подключен к суммирующему входу второго реверсивного счетчика, вычитающий вход которого соединен с вы
    ходом второго элемента И данного вычислительного блока, первый вход второго элемента И соединен с выходом второго элемента НЕ, вход которого подключен к выходу второго дешифратора , входы которого соединены с выходами второго реверсивного счетчика своего вычислительного блока,входы
    0 сдвига регистров сдвига всех вычислительных блоков подключены к выходу первого элемента И, выход второго дешифратора каждого вычислительного блока соединен с соответствующим вхо5 дом второго элемента И, выход которого соединен с вторь м входом первого элемента И первого вычислительного
    блока, выход второго дешифратора . каждого , ;вьгчислительного блока, кро-
    Q ме последнего, подключен к второму входу второго элемента И последующего вычислительного блока,второй вход второго элемента И первого вьтчисли- тельного блока соединен с выходом
    5 переполнени  реверсивного счетчика, третий вход второго элемента И каждого вьтислительного блока соединен с выходом генератора тактовых импульсов , выход первого дешифратора каждого вьгаислительного блока, кроме последнего , соединен с вторым входом первого элемента И следующего вычислительного блока, третий вход первого элемента И каждого вычислительного блока соединен с выходом генератора тактовых импульсов, выход первого элемента И i-ro вычислительного блока соединен с в.торь1ми входами i-x элементов И второй группы всех вычислительных блоков, выход второго элемента И i-го вычислительного блока сое-, динен с вторыми входами i-x элементов И первой группы всех вычислительных блоков (где i 1,...,п), установочные входы регистров сдвига, счетчиков, первого и второго реверсивных счетчиков всех вычислительных блоков объединены и соединены с входом сброса устройства, который через элемент задержки соединен с входами переклю-
    50 чателей всех вычислительных блоков, второй вход первого элемента И соединен с входом запуска устройства, группа кодовых входов которого соединены с группой информационных вхо55 дов реверсивного счетчика, отличающеес  тем, что, с целью повышени  точности, в него дополнительно введены блок переключателей.
    30
    35
    40
    45
    7 .1374237 8
    группа сумматоров, ив каждый вычис-выходы которого подключены к входам
    лительный блок введен делитель час-соответствующих сумматоров группы,
    тоты, вход которого соединен с выхо-выходы которых соединены с входами
    дом счетчика данного вычислительного, соответствующих дещифраторов группы,
    блока, выходы делителей частоты сое-выходы которых соединены с входами
    динены входами блока переключателей,соответствующих индикаторов.
SU853987458A 1985-12-02 1985-12-02 Устройство дл определени параметров графа SU1374237A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853987458A SU1374237A1 (ru) 1985-12-02 1985-12-02 Устройство дл определени параметров графа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853987458A SU1374237A1 (ru) 1985-12-02 1985-12-02 Устройство дл определени параметров графа

Publications (1)

Publication Number Publication Date
SU1374237A1 true SU1374237A1 (ru) 1988-02-15

Family

ID=21209129

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853987458A SU1374237A1 (ru) 1985-12-02 1985-12-02 Устройство дл определени параметров графа

Country Status (1)

Country Link
SU (1) SU1374237A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1115023, кл. G 05 В 23/02, G 06 F 15/43, 1984.. . Авторское свидетельство СССР № 1120341, кл. G 06 F 15/20, 1983. *

Similar Documents

Publication Publication Date Title
SU1374237A1 (ru) Устройство дл определени параметров графа
SU1167608A1 (ru) Устройство дл умножени частоты на код
SU1120341A1 (ru) Устройство дл исследовани параметров графа
SU366782A1 (ru) Цифрова вычислительна машина
SU955210A1 (ru) Устройство дл контрол блоков пам ти
SU976441A1 (ru) Генератор нестационарных потоков случайных импульсов
SU790000A1 (ru) Устройство дл анализа больших регул рных сетей
SU930223A1 (ru) Измеритель временных интервалов
SU661814A1 (ru) Кольцевой счетчик
SU1591076A2 (ru) Устройство для контроля блоков оперативной памяти
SU750480A1 (ru) Устройство дл сравнени чисел с допусками
SU746710A1 (ru) Устройство дл контрол записи информации
SU658566A1 (ru) Кусочно-линейный функциональный преобразователь
SU798831A1 (ru) Умножитель частоты
SU1056188A1 (ru) Датчик равномерно распределенных случайных чисел
SU888111A1 (ru) Синусно-косинусный функциональный преобразователь
SU1051545A1 (ru) Коррел ционное устройство дл определени задержки
SU533930A1 (ru) Частотно-импульсный функциональный преобразователь
SU1091113A2 (ru) Измеритель временных интервалов
SU1198750A1 (ru) Групповой.стандарт частоты
SU830378A1 (ru) Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи
SU1605250A1 (ru) Устройство дл распределени заданий по процессорам
RU2011220C1 (ru) Устройство для определения продолжительности вычислительного эксперимента, проводимого на эвм
SU1688189A1 (ru) Цифровой фазометр
SU830395A1 (ru) Устройство дл вычислени корневыхгОдОгРАфОВ СиСТЕМ АВТОМАТичЕСКОгОупРАВлЕНи