SU1051545A1 - Коррел ционное устройство дл определени задержки - Google Patents

Abstract

1. КОРРЕЛЯЦИОННОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАДЕРЖКИ, содержащее генератор тактовых импульсов, выход которого соединен с информационным входом управл емого делител  частоты, управл ющие входы которого соединены с соответствующими выходами группы старших разр дов реверсивного счетчика, первый и второй регистры сдвига, информационный вход первого регистра сдвига  вл етс  первым входом устройства, отличающеес  тем, что, с целью повышени  точночти, в устройст .во введены счетчик тактов, два дешифратора , блок сравнени , третий регистр сдвига, компаратор, два элемента И, элемент ИЛИ, три блока вычитани , три сумматора и блок коррекции , причем выход управл емого делител  частоты соединен с первым входом первого элемента И и счетным входом счетчика тактов, выходы разр дов которого подключены к соответствукадим входам первого и второго дешифраторов и первой группе входов блока сравнени , выход которого соединен с установочным входом счетчика тактов, входы второй группы входов блока сравнени  соединены с соответствующими выходами группы младших разр дов реверсивного счетчика, вход суглмировани  которого подключен к выходу элемента ИЛИ, а вход вычитани  реверсивного счетчика подключен к первому выходу блока коррекции , первый управл ющий вход которого объединен с первым входом второго элемента И и подключен к выходу первого дешифратора, второй выход блока коррекции соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым управл ющим входом блока коррекции и подключен к выходу компаратора, вход которого объединен с первым информационным входом блока коррекции и подключен к выходу первого сумматора, второй и третий информаi ционные вход блока коррекции подключены соответственно к выходам (П С второго и третьего сумматоров, управл ющие входы первого, второго и третьего сумматоров объединены и подключены к выходу первого дешифратора , а информационные входы сумматоров подключены соответственно к выходам первого, второго и третьего блоков вычитани , первые входы которых объединены и  вл ютс  вторым входом устройства, вторые входы сд первого, второго и третьего блоков вычитани  подключены соответственно к выходам второго, первого и третьесл го регистров сдвига, тактовые входы 4 которых объединены и подключены к выходу первого элемента И, второй сд вход которого подключен к выходу второго дешифратора, выход первого регистра сдвига соединен с информацион HbS4 входом второго регистра сдвига, выход которого соединен с информационным входом третьего регистра сдвига , выходы группы младших разр дов i реверсивного счетчика и выход управл емого делител  частоты  вл ютс  выходом устройства. 2. Устройство по п. 1, о т л ич а ю щ е е с   тем, что блок коррек

Description

ции содержит первый и второй элементы сравнени , первый, второй и третий элементы НЕ, первый и второй элементы И, входы которых  вл ютс  соответственно первыми вторьм выходами блока, первые входы первого и второго элементов И объединены и  вл ютс  первым управл ющим входом блока, вторые входы первого и второго элементов И объединены и подключены к выходу первого элемента НЕ, вход которого  вл етс  вторым управл ющим входом блока, третьи входы первого и второго , элементов И объединены с входами

второго и третьего элементов НЕ соответственно и подключены соответственно к выходам второго и третьего элементов НЕ, выходы которых соединены соответственно с четвертыми входами первого и второго элементов И, первые входы первого и второго элементов сравнени  объединены и  вл ютс  первым информационным входом блока , а вторые входы первого и второго элементов сравнени   вл ютс  соответственно вторым и третьим информационн1л ми входами блока .

Изобретение относитс  к специал зированным средствам вычислительной .техники и может быть использова но дл  определени  задержки между исходным и опорным сигналами в корр л ционных измерител х скорости .и дальномерах. Известно устройство, состо 1.цее из двух регистров сдвига, мультиплексора , преобразовател  сигналчастота , реверсивного счетчика, дву делителей частоты, тактового генератора и блока индикации l . Недостатком данного устройства  вл етс  невысока  точность определени  задержки при сравнительно высоком быстродействии, либо низкое быстродействие при высокой точности Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее регистр сдви га, информационный вход которого  вл етс  первым входом устройства, тактовый генератор, выход которого подключен к счетному входу делител  частоты, выход которого соединен с управл ющими входами первого и второго регистров сдвига, преобразователь сигнал-частота, первый вход которого  вл етс  вторым входом устройства, второй вход объединен с входом второго регистра и подключен к выходу мультиплексора, третий вход преббразовател  сигнал-частота подключен к выходу второго регистра сдвига, реверсивный счетчик, выходы младших разр дов которого подключены к соответствующим установочным входам делител  частоты, а выходы старших разр дов соединены с управл ющими входами мультиплексо ра, арифметический блок, коммутатор по числу  чеек первого регистра, вх ды ка удого комглутатора соединены с соответствующими разр дными выходами соответствующих  чеек первого регистра сдвига, выходы коммутаторов подключены .к соответствующим входам мультиплексора, блок управлени , входы которого подключены соответственно к первому и второму выходам преобразовател  сигналчастота и выходу делител  частоты, а первый и второй выходы блока управлени , подключены к соответствующим входам реверсивного счетчика, третий выход соединен с управл ющими входами коммутаторов и входом арифметического блока, другие входы которого подключены соответственно к выходам младших и старших .разр дов реверсивного счетчика 2j , Данное устройство благодар  использованию коммутаторов дл  последовательного подключени  коммутируемых разр дов в каждой из групп регистра задержки к входам мультиплексора позвол ет компенсировать временное рассогласование, возникающее в момент смены тактовой частоты. Это дает возможность совместить в устройстве быстродействие и точность измерени  в широком интервале временных задержек. Однако, эта точность снижаетс  Б случае, если форма коррел ционной кривой имеет колебательный характер, т. е, имеет несколько экстремумов . Дл  определени  времени задержки необходимо отыскание макси- . мального экстремума коррел ционной функции. I Кроме того, данное устройство  вл етс  сравнительно сложным, реализаци  его требует большого количества элементов. Наличие в каждой Из групп первого регистра коммутируемых разр дов влечет за собой ИспользоваНие регистров с большим количеством выводов. Так как разр дность выпускаемых промьшшенностью регистров, имеющих выводы с каждого азр да, невелика из-за ограниченного числа выводов, регшизаци  регистра задержки в устройстве-прототипе требует большого количества корпусо интегральных,микросхем. Подобна  задача возникает и с коммутаторами, При большом количест ве коммутируемых разр дов необходимо использовать двухъ русное включение коммутаторов. В основном эти факторы определ ю габариты, потребление, сложность проектировани  и изготовлени .данно го устройства. Еще более сложным становитс  устройство, когда его входные сигналы имеют многоуровнево квантование. В этом случае регистр и коммутаторы должны оперировать с многоразр дным кодом, соответственно , увеличиваетс  объем и функциона льна  сложность устройства. Большое количество узлов и элементов устройства приводит к снижению его надежности . Цель изобретени  - повышение изм рени  и надежности устройства, а также функциональное упрощение его схемы. Поставленна  цель достигаетс  тем, что в коррел ционное устройст дл  определени  задержки, содержаще генератор тактовых импульсов, выход которого соединен с информационным входом управл емого делител  частоты , управл ющие входы которого соединены с соответствующими выходами группы старших разр дов реверсивног счетчика, первый и второй регистры сдвига, информационный вход первого регистра сдвига  вл етс  первым вхо дом устройства, введены счетчик так тов, два дешифратора, блок сравнени , третий регистр сдвига, компара тор, два элемента И, элемент ИЛИ, три блока вычитани , три сумматора и блох коррекции, причем выход управл емого делител  частоты соединен с первым входом первого элемента И и счетным входом счетчика тактов , выходы разр дов которого подключены к соответствующим входам первого и второго дешифраторов и пе вой группе входов блока сравнени , выход которого соединен с установочным входом счетчика тактов, входы второй группы входов блока сравнени  соединены с соответствующими выходами группы младших разр дов реверсивного счетчика, вход суммировани  которого подключен к выходу элемента ИЛИ, а вход вычитани  реверсивного счетчика подключен к первому выходу блока коррекции, первый управл ющий вход которого объединен с первым входом второго элемента И и подключен к выходу первого дешифратора, второй выход блока коррекции соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым управл ющим входом блока коррекции и подключен к выходу компаратора, вход которого объединен с первым информационным входом блока коррекции и подключен к выходу первого сумматора, второй и третий информационные входы блока коррекции подключены соответственно к выходам второго и третьего сумматоров , управл ющие входы первого, второго и. третьего сумматоров объединены и подключены к выходу первого дешифратора, а информационные входы сумматоров подключены соответственно к выходам первого, второго и третьего блоков вычитани , первые входы которых объединены и  вл ютс  вторым входом устройства, вторые входы первого, второго и третьего блоков вычитани  подключены соответственно к выходам второго, первого и третьего регистров сдвига, тактовые входы которых объединены и подключены к выходу первого элемента И, второй вход которого подключен к выходу второго дешифратора, выход первого регистра сдвига соединен с информационным входом второго регистра сдвига, выход которого соединен с информационным входом Третьего регистра сдвига , выходы группы младших разр дов реверсивного счетчика и выход управл емого делител  частоты  вл ютс  выходом устройства. Кроме того, блок коррекции содержит первый и второй элементы срав- . нени , первый, второй и третий элементы НЕ, первый и второй элементы И, выходы которых  вл ютс  соответственно первым и вторым выходами блока, первые входы первого и второго элементов И объединены и  вл ютс  первым управл ющим входом блока, вторые входы первого и второго элементов И объединены и подключены к выходу первого элемента НЕ, вход которого  вл етс  вторым управл квдим входом блока, третьи входы первого и второго элементов И объединены с входами второго и третьего элементов НЕ соответственно и подключены соответственно к выходам второго и третьего элементов НЕ, выходы которых соединены соответственно с четвертыми входами первого и второго элементов И, nepi.вые входы первого и второго элементов сравнени  объединены и  вл ютс  первым информационным входом блока, а вторые входы первого и второго элементов сравнени   вл ютс  соответственно вторым и третьим информационными входами блока. На фиг. 1 представлена блок-схема устройства на фиг. 2 - блок-схема управл емого делител  частоты; на фиг. 3 - диаграммы работы устройств Первый вход устройства (фиг. 1) соединен с информационным входом регистра 1 сдвига, выход регистра 1 Соединен с информационным входом регистра 2 и соответствугацим входом блока 3 вычитани , выход регистра 2 соединен с информационн(з1м входом регистра 4 и соответствующим входом блока 5 вычитани , выход регистра 4 соединен с соответствующим входом блока б вычитани ; второй вход устройства соех1инен с другими входами блоков 3, 5 и 6 вычитани , выходы которых подключены к информационным входам соответствующих сумматоров 7-9, соответствующий управл ющий вход блока 10 коррекгхии подключен к выходу компаратора 11,. вход которого соединен с выходом сумматора 8, пер вый вход элемента И 12 соединен с другим управл ющим входом блока 10 и управл ющими входами сумматоров 7 - 9, второй вход элемента И 12 подключен к выходу компаратора 11, Бь-лход генератора 13 тактовых импуль сов соединен с информационным входом управл емого делител  14 частоты , выход которого подключен к счетному входу счетчика 15 тактов и первому входу элемента И 16, В:т1ходы разр дов счетчика 15 тактов соединены с первой группой входов блока сравнени , с входами дешифраторов 1 и 19, выход деп.тифратора 19 соединен с первым входом элемента И 12; выход элемента ИЛИ 20 соединен с входо сложени  реверсивного счетчика 21, вход вычитани  которого подключен к первому выходу блока 10 коррекции второй выход которого соединен с первым входом элемента ИЛИ 20, второй вход которого подключен к выходу элемента И 12, первый, второй и третий информационные входы блока 10 коррекции подключены соответственно к выходам сумматоров 8, 7 и 9, выход старшего разр да из группы 22 младишх разр дов реверсивного счетчика 21 соединен с счетным входом . группы 23 старших разр дов реверсивного счетчика 21 соединены с соответ ствующими входами второй группы входов блока 17 сравнени , выход которого сое&инен с установочным входом счетчика 15 тактов, выходы группы 2 старших разр дов реверсивного счетчика 21 подключены к соответствующим управл ющим входам управл емого делител  14 частоты, выход которого, а также выходы группы 22-младших раз р дов реверсивного счетчика 21  вл ютс  выходом устройства. Блок 10 коррекции содержит элементы 24 и 25 сравнени , элементы НЕ 26 - 28, элементы И 29 и 30. Управл емьтй делитель 14 частоты (фиг. 2) содержит делитель 31 частоты и мультиплексор 32. Устройство работает следующим образом . В момент включени  производитс  начальна  установка блоков: обнул ютс  счетчик 15 тактов, группа 23 старших разр дов реверсивного счетчика 21, задающих коэффициенты делени  управл емого делител  (нулевое состо ние старших разр дов реверсивного счетчика задает минимальный коэффициент делени  управл ег ого делител , т„е. максимальную тактовую частоту на выходе делител ). В группе 22 младших разр дов реверсивного счетчика 21 устанавливаетс  число / определ ющее при минимальной длительности тактов (минимальном коэффициенте делени  управл емого делител  14 частоты) нижнюю границу измер емой транспортной задержки L-rp мин Так, например, если в младшие разр ды реверсивного счетчика записано число 300, а период тактовой частоты на выходе управл емого делител  14 частотыТ 2 мкс ( F 500 кГц), то измер ема  транспортна  задержка равна 600 мкс, что соответствует в реализованном макете коррел ционногоустройства скорости объекта пор дка 50 узлов, С минимального значени  транспортной задержки . начинаетс  поиск действительной величины транспортного запаздывани . Последовательность импульсов с генератора 13 тактовых импульсов, поделенна  в управл емом делителе 14 частоты, поступает на счетчик 15 тактов н через элемент И 16 - на регистры 1,, 2 и 4 сдвига. На входы устройства поступают значени  квантованных по уровню сигналов, сдвинутых между собой по времени на величину транспортного запаздывани . По каж,цому такту блоки 3, 5 и 6 вычитани  производ т вычисление; абсолютных значений разности величин, поступающих с выходов регистров 1,, 2 и 4 и входа устройства. Абсолютные значени  разностей на каждом такте суммируютс  в соответствующих сумматорах 7-9. Процесс суммировани  в сум1иаторах производитс  в течение N тактов, где N - число разр дов регистра 1 сдвига. Одновременно с этим производитс  заполнение регистров 1, 2 и 4 сдвига новой информацией , котора  используетс , в операци х следующего цикла вычислений, Интервал в N тактов  вл етс  интервалом коррел ции, моменту в N тактов соответствует выходной импульс дешиф ратора 19. Если в конце интервала коррел ции число в cyNiMaTope 8 превышает заданный пороговый уровень, то выходной сигнал компаратора 11 разрешает прохождение импульса с дешифратора 19 через элемент И 12, элемент ИЛИ 20 на вход сложени  реверсивного счетчика 21. В компарато 11 число с выхода сумматора 8 сравн ваетс  с порогом. Абсолютные величи ны разности, определ емые блоками 3, 5 и б вычитани , характеризуют степень коррел ции процессов на их входах. Чем меньше абсолютна  велич на разности, тем ближе по величине сравниваемые значени . Следовательн чем меньше результаты суммировани  сумматорах, тем сильнее коррелирова исследуемые процессы. Таким образом, превышение порога результатом суммировани  в сумматор ;8 означает недостаточную степень коррелированности процессов, т. е. несоответствие значени  исследуемой задержки действительному времени транспортного запаздывани . Импульс, поступивший на вход сложени  реверсивного счетчика 21, увеличивает его содержимое на единицу , или исследуемое значение тран спортной задержки ир на один такт По заднему фронту сигнала с дешифра тора 19 производитс  обнуление сумм торов 7 - 9. В течение времени корр л ции Н тактов) новой информацией заполн етс  только регистр 1 сдвига Дл  смены информации во всех трех регистрах сдвига требуетс  врем  загрузки - , равное N +2 тактам . Регистры 2 и 4 сдвига - одноразр дные . Это обеспечивает измерен с точностью до одного такта. Дешифратор 18 фиксирует момент, рав ный времени зaгDvзки оегистоов (N +2VT и закрывает прохож дение тактовой последовательности через элемент И 16 на регистры 1, 2 и 4сдвига Т - период следовани  тактовых импульсов) . Таким образом, записанна  в регистры информаци  запоминаетс  до момента нового поступлени  тактов через элемент И 16. Такты с управл  емого делител  14 частоты продолжают отсчитыватьс  в счетчике 15 тактов . В момент достижени  в нем числ равного хран щемус  в группе 22 младших разр дов реверсивного счетчика 21, блок 17 сравнени  вырабаты вает импульс сброса счетчика 15 так тов, вновь открываетс  дл  прохождени  тактов элемент И 16 и вышеописанный процесс продолжаетс  дл  исследовани  нового значени  стр, увеличенного на один такт частоты следовани  тактовых импульсов с управл еМого делител  14 частоты. Если врем  транспортной задержки лежит в области довольно больших величин , то в процессе добавлени  в группе 22 младших разр дов реверсив ного счетчика 21 происходит переполнение АЛЛИНГ импульс переполнени  с группы 22 младших разр дов реверсивного счетчина мен ет состо ние группы 23 старших разр дов реверсивного счетчика, определ ющее коэффициент делени  управл емого делител . Благодар  этому увеличиваетс  вдвое иерио7а.следовани  тактовь,1Х импульсов с управл емого делител  Т4, при этом в группе 22 младших разр дов реверсивного счетчика вновь устанавливаетс  число АМИН как Л wavic -2 А у,н иТ, 2 , то мо.с ;-- мин м , т, е. врем  tip при смене коэффициента делени  в Управл емом делителе 14 частоты и замене числа А макс на Амин в младших разр дах реверсивного счетчика 21 не измен етс . Это обеспечивает непрерывность исследовани  времени транспортной задержки. В области, где значение исследуемого времени задержки приближаетс  к действительному времени транспортной задержки, абсолютные значени  разностей па выходах блоков 3, 5 и 6 вычитани  уменьшаютс , соответственно , уменьшаютс  значени  сумм в сумматорах 7-9 к(моменту сравнени  моменту окончани  интервала коррел ции). В процессе исследовани  наступает момент, когда значение суммы в сумматоре 8 за интервал коррел ции не достигает заданного порога порогового уровн  (признак хорошей коррелируемости процессов). В этом случае устройство переходит из режима поиска в режим слежени . Значение порогового уровн  (в частном случае дл  реализованного стройства)определ етс  величиной боковых выбросов коррел ционной функции. Таким образом , назначение порогового уровн  отрезать боковые выбросы коррел ционной функции, чтобы исключить возможность Определени  транспортной задержк Ctp по неосновному экстремуму , следовательно, порог определ ет лишь нижнюю границу области значений коррел ционной функции, в которой отыскиваетс  ее максимум. Сигнал с компаратора 11 закрывает элемент И 12 и включает в работу блок 10 коррел ции, который по сигналам окончани  интервала коррел ции с дешифратора 19 вырабатывает сигнал сложени  или вычитани  в реверсивный счетчик,21, приближа  тем самым значение исследуемого времени задержки к действительноьту траЕ:спорТ ному запаздыванию тр Блок 10 коррекции вырабатывает на своем выходе в режиме слежени  (при наличии соответствующего сигнала с компаратора) сигналы управ1 ни 

реверсивным счетчиком 21 согласно таблице.

Если в процессе поиска будет пропущен момент равенства исследуемой и действительной транспортной задержки или произойдет сбой слежени , то устройство после просмотра всего допустимого диапазона транспортных задержек в момент достижени  в мдадших разр дах реверсивного счетчи а Л макс npHljMffluc управл емого делител  14 частоты производит смену максимального коэффициента делени  н минимальный.

Таким образом, начинаетс  повторный этап поиска. Велинина транспортной задержки тр определ ете по состо нию атруппы 22 младших разр дов реверсивного счетчика 21 и управл емого делител  14 частоты.

Работа устройства по сн етс  временными диаграммами (фиг. 3).

В предлагаемом устройстве исключаютс  ошибки определени  времени задержки по неосновным экстремумам коррел ционной функции, соответственно повышаетс  точность измерени  времени задержки.

Врем  задержки в предлагаемом устройстве вычисл етс  по результата коррел ции двух процессов на посто нном дл  данной тактовой частоты участке времени, составл ющем Примечани

часть от действительной величины транспортной задержки тр . Это позвол ет функционально упростить устройство, так как вместо регистра задержки, состо щего из бoльцJOГo количества групп регистров с большим числом отводов, используетс  последовательный - разр дный регистр. Одновременно с этим исключаетс  больцюе количество коммутаторов.

В предлагаемом устройстве изменение величины исследуемого транспортного запаздывани  производитс  дискретно на один тактлутем смены числа

вреверсивном счетчике (добайлениё или вычитание единицы). Эта элементарна  операци  замен ет сложный в реализации алгоритм компенсации рассогласовани  временного масштаба, используе1Фгй в устройстве-прототипе.

Предлагаемое устройство облгщает высокой по сравнению j,c устройствомпрототипом точностью измерени , функциональной простотой и большей надежностью, благодар  4eNry достигаетс  положительный эффект,

Кроме того, предлагаемое устройство реализуетс  на несложных стандартных элементах счетно-релшюгцей техники и может найти применение в гидроакустическом коррел ционном лаге. Такой лаг позвол ет исключить из измерений скорость течени  и определить скорость судна относительно дна. е: х- состо ние входа безразлично; на выходе компаратора 11, если о г 1г,„п, если °Р выходе дешифратора 19 означает наличие импульса; О -отсутствие импульса; 7, 8 9 результаты суммировани  соответственно в сумматорах 7, 8 и 9.

Claims (2)

1. КОРРЕЛЯЦИОННОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАДЕРЖКИ, содержащее генератор тактовых импульсов, выход которого соединен с информационным входом управляемого делителя частоты, управляющие входы которого соединены с соответствующими выходами группы старших разрядов реверсивного счетчика, первый и второй регистры сдвига, информационный вход первого регистра сдвига является первым входом устройства, отличающееся тем, что, с целью повышения точночти, в устройство введены счетчик тактов, два дешифратора, блок сравнения, третий регистр сдвига, компаратор, два элемента И, элемент ИЛИ, три блока вычитания, три сумматора и блок коррекции , причем выход управляемого делителя частоты соединен с первым входом первого элемента И и счетным входом счетчика тактов, выходы разрядов которого подключены к соответствующим входам первого и второго дешифраторов и первой группе входов блока сравнения, выход которого соединен с установочным входом счетчика тактов, входы второй группы входов блока сравнения соединены с соответствующими выходами группы младших разрядов реверсивного счетчика, вход суммирования которого подключен к выходу элемента ИЛИ, а вход вычитания реверсивного счетчика подклю чен к первому выходу блока коррекции, первый управляющий вход которого объединен с первым входом второго элемента И и подключен к выходу первого дешифратора, второй выход блока коррекции соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым управляющим входом блока коррекции и подключен к выходу компаратора, вход которогр объединен с первым информационным входом блока коррекции и подключен к выходу первого сумматора, второй и третий информационные входы блока коррекции под- § ключены соответственно к выходам второго и третьего сумматоров, управляющие входы первого, второго и третьего сумматоров объединены и подключены к выходу первого дешифратора, а информационные входы сумматоров подключены соответственно к выходам первого, второго и третьего блоков вычитания, первые входы которых объединены и являются вторым входом устройства, вторые входы первого, второго и третьего блоков вычитания подключены соответственно к выходам второго, первого и третьего регистров сдвига, тактовые входы которых объединены и подключены к выходу первого элемента И, второй вход которого подключен к выходу второго дешифратора, выход первого регистра сдвига соединен с информационным входом второго регистра сдвига, выход которого соединен с информаци- ’ онным входом третьего регистра сдвига, выходы группы младших разрядов реверсивного счетчика и выход управляемого делителя частоты являются выходом устройства.

2. Устройство по п. 1, о т лич а ю щ е е с я тем, что блок коррек

SU ... 1051545 ции содержит первый и второй элементы сравнения, первый, второй и третий элементы НЕ, первый и второй элементы И, входы которых являются соответственно первыми вторым выходами блока, первые входы первого и -второго элементов И объединены и являются первым управляющим входом блока, вторые входы первого и второго элементов И объединены и подключены к выходу первого элемента НЕ, вход которого является вторым управляющим входом блока, третьи входы первого и второго· элементов И объединены с входами второго и третьего элементов НЕ соответственно и подключены соответственно к выходам второго и третьего элементов НЕ, выходы которых соединены соответственно с четвертыми входами первого и второго элементов И, первые входы первого и второго элементов сравнения объединены и являют ся первым информационным входом блока, а вторые входы первого и второго элементов сравнения являются соответственно вторым и третьим информационными входами блока.