SU1283768A1 - Устройство дл обслуживани запросов - Google Patents
Устройство дл обслуживани запросов Download PDFInfo
- Publication number
- SU1283768A1 SU1283768A1 SU853941259A SU3941259A SU1283768A1 SU 1283768 A1 SU1283768 A1 SU 1283768A1 SU 853941259 A SU853941259 A SU 853941259A SU 3941259 A SU3941259 A SU 3941259A SU 1283768 A1 SU1283768 A1 SU 1283768A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- group
- outputs
- register
- elements
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 238000009434 installation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к области вычислительной техники, в частности к устройствам приоритетного обслуживани запросов. Целью изобретени вл етс расширение функциональных возможностей за счет формировани вектора прерывани . Устройство содержит регистр адреса, схему сравнени , два триггера, мультиплексор, регистр запросов, регистр маски, четыре группы элементов И, приоритетный шифратор, блок пам ти, входные и выходные информационные входы, группу входов управлени . Формирование вектора прерьшани достигаетс использованием приоритетного шифратора и блока пам ти с зашивкой векторов прерывани . Приоритетный шифратор автоматически определ ет старший по приоритету запрос и блок пам ти , в- следующем такте выставл ет соответствующий-вектор прерывани (адрес подпрограммы обработки запроса ) на информационную шину ЦВМ. I нл Q (Л
Description
N9
сх 00
vj
О) 00
,Изобрете1 не относитс к вычислительной TexHiiKe, в частности к устройствам приоритетного обслуживани запросов.
Цель изобретени - расширение функциональных возможностей путем формировани вектора прерывани .
На чертеже представлена функциональна схема устройства рд обработки запросов.
Устройство содержит регистр 1 адреса, схему 2 сравнени , триггер 3, мультиплексор 4, регистр 5 запросов ,.регистр 6 маски, триггер 7, группы элементов И 8-11, приоритет- ньм шифратор 12, блок 13 пам ти, группу информационных входов 14, группу входов 15 запросов, группу входов 16 управлени , группу информационных выходов I7 и выход 8 сигнала прерывани .
Устройство функционирует в двух режимах, программно устанавливаемых цифровой вычислительной машиной (ЦВМ): основной режим Работа и контрольньш режим Тест.
В режиме Работа. ЦВМ формирует на группе информационных входов .14 математический адрес устройства, который сравниваетс в схеме 2 сравнени с физическим адресом устройства , жестко зашитым в. регистре. 1 адреса и результат с выхода схемы 2 сравнени поступает на информационный вход триггера 3, где фиксируетс сигналом сопровождени адреса, поступающим на тактовый вход триггера 3 по группе входов 16 управлени . В случае, сравнени адресов, высокий уровень 1 с выхода триггера 3 разрешает прохождение сигналов управлени ЦВМ, поступающ1х по группе входов 16 управлени , через группу элементов И 8. ЦВМ программно сигналом установки через элемент И 8 по S- входу устанавливает триггер 7 в состо ние 1, который посредством мультиплексора 4 подключает входы регистра 5 запросов к группе -входов 15 запросов устройства, одновременно в регистр. 6 маски заноситс код поразр дного маскировани запросов, вы-, ставленный ЦВМ на группе информационных входов 14 устройства и фиксируемый си1 иалом сопровождени с группы входов 16 управлени через элемент И 8 на тактовый вход регистра 6 маски . Каждому источнику запроса на пре
5
0
5
8i
отведен свой разр д н ре- г истр 5 запросов в соответствии с уровнем приоритета.
Запросы на прерывание через мультиплексор 4 поступают на входы регистра 5 запросов и фиксируютс тактовым сигналом, поступаюш:им от ЦВМ через шину 16 управлени и элементы И 8.
Тактовый сигнал записи в регистр 5 запросов поступает с частотой 5 мГц.
Сигнал запросов с выходов регистров 5 и 6 поразр дно логически умножаютс на элементах И 9, сигналы разрешенных маской прерываний- с выходов элементов И 9 поступают на приоритетный шифратор 12. При наличии сигнала хот бы на одном входе приоритетньш шифратор 12 формирует сигнал 1В прерывани , поступающий по группе информационных выходов 17 в ЦВМ, и автоматически определ ет старшего по приоритету (при наличии нескольких запросов), формиру код на входах блока 13 пам ти с зашивкой векторов прерываний. Получив сигнал прерывани от устройства, ЦВМ выставл ет команду на группе входов 16 управлени Чтение вектора прерывани , котора через элементы И 8 поступает на вход выборки бл ока 13 пам ти и одновременно на один такт блокирует тактовый сигнал записи 5 мГц регистра 5 запросов. Блок 13 пам ти по сигналу выборки выставл ет на группу информационных выходов вектор прерывани - начальный адрес подпрограммы обработки прерывани данн ого источника запроса и ЦВМ уходит на обслуживание за вител , разблокиру тактовый сигнал записи в регистр 5 запросов. Устройство готово принимать новые прерывани .
В основном режиме элементы И 10 и 11 вл ютс сервисными, так как дл р да задач требуетс дополнительно читать состо ние регистров 5 и 6.
В режиме Тест ЦВМ программно устанавливает триггер 7 по R-входу, уровень О с выхода триггера 7 подключает через мультиплексор 4 входы регистра 5 запросов к группе 5 информационных входов 14. ЦВМ по тест-программе имитирует сигналы прерывани источников запросов, которые {фиксируютс в регистре 5 запросов , фор1 1ирует сигналы Чтение век0
5
0
5
0
J
тпрл т рерыканин бцик I 3 нам т н сравнивает реау.иьтат, полученный на выходе блока пам ти 13 с заложенным в тест-прО1 рамме.
В том случае, если воз шкает несоответствие , т.е. в устройстве имеетс неисправность, ЦВМ формируе команды Чтение регистров, которые через группы входов 16 управлени
открывают соответствующие группы элементов И 10 и 11 . ЦВМ анализирует информацию на входной и выходной группе входов. Эта возможность позвол ет существенно локализовать область поиска неисправности и получить от ЦВМ информацию о неисправности .
Claims (1)
- Формула изобретениУстройство дл обслуживани запросов , содержащее регистр запросов регистр маски, схему сравнени , четыре группы элементов И, два .триггера , регистр адреса, причем выходы регистра запросов подключены к пер- вым входам соответствующих элементо И первой группы, выходы регистра маски подключены к вторым входам соответствующих элементов И первой группы, и к первым входам соответствующих элементов li второй группы, входы регистра маски и перва группа входов схемы сравнени соединены с соответствующими входами группы информационных входов устройства, втора группа входов схемы сравнени подключена к выходам регистра адреса выход схемы сравнени подключен к информационному входу перйого три ггера , выход которого соединен с пер- выми входами элементов И третьей группы, вторые входы которых подключены к режимным входам группы управ- л ю щих входов устройства, тактовыйQ505 05Бход iiepBOi o триггера подк. тючен к тактовому входу группы управл ющих входоп устройства, выход каждог о элемента И третьей группы- соединен с вторым входом соответствующих элементов И второй группы, выход каждого из которых подключен к соответствующему выходу группы информа1щон- ных выходов устройства, о т л и - чающеес. тем, что, с целью расщиреки функциональных возможностей за счет формировани вектора прерывани , в него введены мультиплексор , приоритетный шифратор и блок нпам ти, причем перва группа информационнь1Х входов мультиплексора подключена к группе входов запросовустройства, втора группа информационных входов мультиплексора подключена к соответствующим входам группы информационных входов устройства , выходы мультиплексора соединены с соответствующими входами регистра запросов, выходы которого подключены к первьм входам соответствующих элементов И четвертой группы , выходы элементов И первой группы подключены к соответствующим входам приоритетного шифратора, группа выходов которого соединена с группой информационных входов блока пам ти, выход приоритетного щифрато- ра, выходы блока пам ти и выходы элементов И четвертой группы соединены с соответствующими выходами группы информационных выходов устройства , вторые входы элементов И четвертой группы, вход выборки блока пам ти , установочные входы второго три- гера, тактовые входы регистра запросов и регистра маски соединены с выходами соответствующих элементов И третьей группы, выход второго триггера coeдJ нeн с управл ющим входом мультиплексора.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU853941259A SU1283768A1 (ru) | 1985-07-31 | 1985-07-31 | Устройство дл обслуживани запросов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU853941259A SU1283768A1 (ru) | 1985-07-31 | 1985-07-31 | Устройство дл обслуживани запросов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1283768A1 true SU1283768A1 (ru) | 1987-01-15 |
Family
ID=21193257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU853941259A SU1283768A1 (ru) | 1985-07-31 | 1985-07-31 | Устройство дл обслуживани запросов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1283768A1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0636986A3 (en) * | 1993-07-26 | 1995-02-22 | Nec Corp | Address decoder with small circuit scale and address area expansion capability. |
-
1985
- 1985-07-31 SU SU853941259A patent/SU1283768A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № , кл. G 06 F 9/46, I980. Авторское свидетельство СССР № 1001103, кл. G 06 F 9/46, 1981. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0636986A3 (en) * | 1993-07-26 | 1995-02-22 | Nec Corp | Address decoder with small circuit scale and address area expansion capability. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4152763A (en) | Control system for central processing unit with plural execution units | |
| SU1283768A1 (ru) | Устройство дл обслуживани запросов | |
| SU1509910A1 (ru) | Устройство дл защиты пам ти | |
| SU1399750A1 (ru) | Устройство дл сопр жени двух ЦВМ с общей пам тью | |
| RU1837362C (ru) | Ассоциативное запоминающее устройство | |
| SU1161944A1 (ru) | Устройство дл модификации адреса зон пам ти при отладке программ | |
| SU1697083A2 (ru) | Устройство обмена данными | |
| SU1462325A1 (ru) | Устройство дл контрол последовательности выполнени модулей программ | |
| SU1471195A1 (ru) | Устройство дл отладки программ | |
| SU1672463A1 (ru) | Адаптивна система обработки данных | |
| RU1805467C (ru) | Устройство дл обслуживани запросов | |
| SU1298758A2 (ru) | Устройство сопр жени процессора с арифметическим расширителем | |
| SU1322290A2 (ru) | Устройство дл отладки программ | |
| SU1615731A2 (ru) | Устройство обмена данными | |
| SU1686450A1 (ru) | Устройство дл контрол операций ввода-вывода | |
| SU1418699A1 (ru) | Устройство дл поиска информации на перфоленте | |
| SU1228106A1 (ru) | Устройство дл контрол считываемой информации | |
| SU1432531A1 (ru) | Устройство дл отладки микроЭВМ | |
| SU1599865A1 (ru) | Устройство дл сопр жени группы процессоров с группой внешних устройств | |
| SU1711170A2 (ru) | Устройство дл управлени обменом информацией между ЭВМ и группой периферийных устройств | |
| SU1164718A1 (ru) | Устройство дл управлени блоком пам ти | |
| RU2049349C1 (ru) | Устройство для отладки программ | |
| SU1569832A1 (ru) | Устройство дл обслуживани запросов | |
| SU1101834A1 (ru) | Устройство дл определени характеристик графа | |
| SU1348840A1 (ru) | Устройство дл отладки программ |