SU1140121A1 - Микропрограммное устройство управлени с контролем - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕН, содержащее блок посто нной пам ти, регистры адреса и микроопераций, коммутатор, мультиплексор логических условий, триггер пуска и генератор тактовых импульсов, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, вход кода операции устройства и выход конца команды регистра микроопераций соединены соответственно с первым информационным и управл ющим входами коммутатора, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока посто нной пам ти, выходы модифицируемого разр да адреса, кода логических условий и микроопераций блока посто нной пам ти соединены соответственно с первым информационным и управл ющим входами мультиплексора логических условий и информационным входом регистра микроопераций, выход которого  вл етс  выходом микроопераций устройства,- вход логических условий устройства соединен с вторым информационным входом мультиплексора , выход которого и выход немодифицируемых разр дов адреса блока посто нной пам ти соединены с вторым информационным входом коммутатора, отличающеес  тем, что, с целью повьш1ени  достоверности контрол , в него введены элемент И-НЕ, триггер ошибки и элемент ИЛИ, причем первьй и второй выходы генератора тактовых импульсов соединены с входами синхронизации соответственно регистра адреса и регистра микроопераций , выходы конца команды и конца работы регистра микроопераций соеди . нены соответственно с входами синхроji низацик триггера ошибки и первым вхоэ |ю дом элемента ИЛИ, выход кода логических условий блока посто нной пам ти соединен с входом элемента И-НЕ, выход которого соединен с информационным входом триггера ошибки, выход триггера ошибки соединен с выходом ошибки устройства и вторым входом элемента ИЛИ, выход которого соеди .нен с нулевым входом триггера пуска.

Description

Изобретение относитс  к автоматике н вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением .

Известно микропрограммное устройство управлени , содержащее регистр адреса, триггер, два запоминаюцщх блока, дешифратор, элементы И и НЕ Щ

НедостаФком данного устройства  вл етс  низка  достоверность функционировани , обусловленна  отсутствием средств контрол .

Известно микропрограммное уст--. ройство управлени , содержащее блок пам ти микрокоманд, регистры , счетчик адреса, генератор тактовых импульсов, элементы И И ИЛИ, а также триггер 2 .

Недостатком такого устройства также  вл етс  низка  достоверность функционировани .

Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту  вл етс  микропрограммное устройство управлени , содержащее блок пам ти, триггер пуска и генератор импульсов, регистры адреса и микрокоманд, формирователь адреса микрокоманд (коммутатор), мультиплексор, причем вход пуска устройства и выход микрооперации Конец работы регистра микрокоманд соединены соответственно с единичным и нулевым входами триггера пуска, выход которого соединен с входом генератора импульсов, выход которого соединен с синхровходом блока пам ти, вход логических условий устройства и выход кода логических условий регистра микрокоманд соединены соответственно с информационным и управл ющим входами мультиплексора, выход которого соединен с первйм входом формировател  адреса микрокоманд, выход которого сбединен с информационным входом регистра адреса, - выход регистра адреса соединен с адресным входом блока пам ти, выход которого соединен с информационным входом регистра микро ,команд, выход микроопераций которого  вл етс  выходом микроопераций устройства , выходы Конец команды и адреса соединены с вторым и третьим входами формировател  адреса микрокоманд соответственно Щ .

Недостатком известного устройства  вл етс  низка  достоверность функцирнировани , котора  обусловлена отсутствием контрол  входной информации Б частности, в прототипе не контролируетс  правильность поступлени  кода начального адреса (кода операции ) 5 кото1)ый задает точку начала микрокоманды. Если в одном или нескольк11х разр дах кода операции происходит искажение информации с нул  на единицу или наоборот, то устройство может начать выполнение микропрограммы с произвольной, а не с начальной микрокоманды..

Цель изобретени  - повышение достоверности контрол .

Поставленна  цель достигаетс  тем что в микропрограммное устройство управлени  с контролем, содержащее блок посто нной пам ти,регистры адреса и микроопераций, коммутатор, мультиплексор логических условий, триггер пуска и генератор тактовых импульсов, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, вход кода операции устройства и выход конца команды регистра микроопераций соединены соответственно с первым информационным и управл ющим входами коммутатора, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока посто нной пам ти, выходы модифицируемого разр да адреса, кода логических условий и микроопераций блока посто нной пам ти соединены соответственно с первым информационным и управл ющим входами мультиплексора логических условий и информационным входом регистра микроопераций, выход которого  вл етс  выходом микроопераций устройства, вход логических условий устройства соединен с вторым информационным входом мультиплексора выход которого и выход немодифицируемых разр дов адреса блока посто нной пам ти соединены с вторым информационным входом коммутатора, дополнительно введены элемент И-НЕ, триггер ошибки и элемент ИЛИ, причем первый и второй выходы генератора тактовых импульсов соединены с входами синхронизации соответственно регистра адреса и регистра микроопераций , выходы конца команды и конца работы регистра микроопераций соеди31 йены соответственно с входом синхронизации триггера ошибки и первым вхо дом элемента ИЛИ, выход кода логичес 1сих условий блока посто нной пам ти соединен с входом элемента И-НЕ, выход которого соединен с информа- . дионньм входом триггера ошибки, выход триггера ошибки соединен с выходом ошибки устройства и вторым вэео дом элемента ИЛИ, выход которого сое динен с нулевым входом триггера пуск Способ контрол , реализуемый в устройстве, состоит в следующем. В поле логических условий каждой начальной микрокоманды заноситс  фик сированный код, который соответствуе номеру неиспользуемого логического услови . Например, если всего устройством провер етс  дес ть логических условий у , у ,. .., У,о , которые кодируютс  четырехразр дными кодами 0001,0010,... 1010 соответственно , то такими фиксированными кодами могут быть коды 1011, 1100,...,1111. Предположим, что в качестве такого фиксированного кода выбран код 1100. Тогда он записываетс  в поле логичес ких условий всех начальных микрокоманд . После считывани  каждой первой микрокоманды провер етс  содержимое пол  кода логических условий. Если оно отлично от значени  фиксированного кода 1100, то это означает, что код, поступивший на вход устройства и воспринимаемый им как начальный адрес микропрограммы, не  вл етс  кодом операции вследствие его искаже ни  в результате сбо  или отказа аппаратньк (программных) средств верхнего уровн . В этом случае устройством формируетс  сигнал ошибки. Этот сигнал может  вл тьс  также следстви ем дефектов в адресных.,цеп х самого устройства, привод щих к тому, что по коду операции не может быть праВИЛЬНО считана соответствующа  ему начальна  микрокоманда. Таким образом , в предлагаемом устройстве контролируетс  правильность перехода от программного к микропрограммному уровню. Элемент И-НЕ и обусловленные им св зи позвол ют декодировать информа цию, хранимую в поле кода логических условий, и формировать сигнал, соответствующий ситуации, когда считанна  микрокоманда не  вл етс  начальной . Триггер ошибки дает возможность 21 4 фиксировать и хранить сигнал ошибки. Элемент ИЛИ формирует сигнал останова устройства по сигналу ошибки. На чертеже приведена функциональна  схема микропрограммного устройства управлени . Устройство содержит блок 1 посто нной пам ти с пол ми немодифицируемых разр дов адреса 1.1, модифицируемого разр да адреса 1.2, кода логических условий 1.3 и микроопераций 1.4 регистр 2 адреса, регистр 3 микроопераций,элемент И-НЕ 4, коммутатор 5, мультиплексор 6 логических условий, генератор 7 тактовых импульсов , триггер 8 пуска, триггер 9 ,элемент ИЛИ 10,вход 11 пуска устройства, вход 12 кода операции устройства , вход 13 логических условий устройства, выход 14 микрооперации, в том числе выходы конца команды и конца работы 14.2, вькод 15 ошибки , а также первый 16.1 и второй 16.2 выходы генератора 7 тактовых импульсов. Вход 11 пуска устройства соединен с единичным входом триггера 8 пуска, выход которого соединен с входом генератора 7 тактовых импульсов.Вход 12 кода операции устройства и выход 14.1 конца команды регистра 3 микроопераций соединены соответственно с первым информационным и управл ющим входами коммутатора 5, выход которого соединен с информационным входом регистра 2 адреса . Выход регистра. 2 адреса соединен с входом блока 1 посто нной пам ти , выходы модифицируемого разр да адреса 1.2, кода логических условий 1.3 и микроопераций 1.4 которого соединены соответственно с первым информационным и управл ющим входами мультиплексора 6 логических условий и информационным входом регистра 3 микроопераций . Выход регистра 3 микроопераций  вл етс  выходом 14 микроопераций устройства.Вход 13 логических условий устройства соединен с вторым информационным входом мультиплексора 6, выход которого и выход немодифицируемых разр дов адреса 1.1 блока 1 посто нной пам ти соединены с вторым информационным входом коммутатора 5. Первый 16.1 и второй 16.2 выходы генератора 7 тактовых импульсов соединены с входами синхронизации соответственно регистра 2 адреса и ре--. 1 гистра 3 микроопераций, выходы конца команды 14.1 и конца работы 14.2 которого соединены соответственно с входом синхронизации триггера 9 ошибки и первым входом элемента VJM 10, Выход 1.3 кода логических условий блока 1 посто нной пам ти соединен с входом элемента И-НЕ 4, выход которого соединен с информационным входом триггера 9 ошибки. Выход триг гера 9 ошибки соединен с выходом 15 ошибки устройств и вторым входом элемента ШТИ 10, выход которого соединен с нулевым входом триггера 8 пуска. Блок 1 посто нной пам ти предназначен дл  хранени  кодов микрокоманд Блок 1 посто нной пам ти имеет четыре выхода. Выход 1.1 адреса следующе микрокоманды подключен к соответствующйм разр дам первого информацйонкого входа коммутатора 5. На этом вы ходе считываютс  все разр ды адреса, исключа  младший модифицируемый разр д адреса. Выход 1.2 младшего разр да адреса следующей микрокоманды подключен к входу мультиплексора логических условий.Выход 1.3 кода -Логических условий соединен с дами мультиплексора 6 и элемента И- НЕ 4. По коду логических условий .„сч тываемому из блока 1, мультиплексор 6 логических условий производит при необходимости анализ значени  соответствующего логического услови  и модификацию значени  младшего разр да адреса микрокоманды. Выход 1.4 микроопераций подключен к информационному входу регистра 3 микроопераций, помимо внешних микроопераций , выдаваемых на выход 14 устройства, на выходе 1.4 блока 1 считываютс  внутренние микрооперации Конец команды и Конец работы. Кажда  последн   микрокоманда микропрограммы содержит микрооперацию Ко нец команды, а последн   микрокоман да последней микропрограммы содержит кроме того, микрооперацию Конец работы . Эти микрооперации также посту пают на информационный- вход регистра 3 микроопераций. Блок 1 посто нной пам ти представ л ет собой блок .пам ти статического типа, информаци  на выходах которого присутствует в течение всего вре мени наличи  адреса микроманды на его входе. Адрес микрокоманды на вхо 16 блока 1 поступает с выхода регистра 2 адреса. Регистр 2 адреса предназначен дл  хранени  адреса очередной м1-:крокоманды , который поступает на его информационный вход с выхода коммутатора 5. Запись очередного адреса в регистр 2 адреса осуществл етс  по заднему фронту T iKTOBoro импульса, поступающего на сиНхровход регистра 2 адреса с первого 16.1 выхода генератора 7 тактовых импульсов. Регистр 3 микроопераций предназначен дл  хранени  сигналов микроопераций , поступающих на его информационный вход с выхода 1.2 блока 1 посто нной пам ти. Запись микрооперадий в регистр 3 осуществл етс  по заднему ФРОНту тактового импульса, поступаю« o на синхровход регистра 3 со второго 16.2 выхода генератора 7 тактовых импульсов. Элемент И-НЕ 4 предназначен дл  вы влени  фиксированного кода, соответствующего начальным микрокомандам микропрограмм. Входы элемента И-НЕ 4, соответствующие нулевым разр дам фиксированного кода  вл ютс  инверсными . При поступлении на его вход фиксированного кода, которым в поле логических условий отмечены все начальные микрокоманды микропрограммы, на выходе элемента И-НЕ 4 формируетс  нулевой сигнал, который поступает на D-вход триггера 9 ошибки. Например , пусть все начальные микрокоманды в поле логических условий содержат код 1100, Тогда элемент И-НЕ 4 имеет два инверсных входа, на которые поступают младшие нулевые разр ды кода. В результате на выходе эпемента И-НЕ 4 формируетс  нулевой сигнал. Коммутатор 5 предназначен дн  передачи на вход регистра 2 адреса либо кода операции, поступающего на вход 12 устройства, либо адреса очередной микрокоманды, поступающего с адресного 1.1 выхода блока 1 и выхода мультиплексора 6 (младший модифицированный разр д адреса). Коммутаци  кода операции на вход регистра 2 адреса осуществл етс  при единичном сигнале, поступающем на управл ющий вход коммутатора 5 с выхода 14.1 регистра 3 микроопераций . При нулевом сигнале на управл ющем входе коммутатор 5 передает на вход регистра 2 адрес очередной микрокоманды микропрограммы. Мультиплексор 6 осуществл ет выделение значени  того логического у лови  из поступающих на его второй информационный вход, номер которого указан в коде логических условий, поступающем на его управл ющий вход с выхода 1.3 блока 1, Кроме того, мультиплексор 6 осуществл ет передачу младшего разр да адреса, который поступает на его второй информа ционный вход с выхода 1.2 блока 1, если модификаци  адреса не требуетс Особенностью предлагаемого устройст ва  вл етс  то, что модификаци  адреса не требуетс  как при нулевом ко де логических условий, так и при коде, которым отмечены все начальные микрокоманды микропрограмм. Поэ тому логическа  функци , реализуема мультиплексором, имеет следующий ви Z а(,)+у,В,+..., где а -. младший модифицируемый раз р д адреса микрокоманду - - значени  логических услови ,, х,. . . КОНЪЮНКЦИЯ значени  разр д нулевого кода логических условий, поступающего на управл ющий вход мультиплексора; R. l 2 ) -конъюнкци  значений разр -дов кода, которым отмечены начальные микрокоманды; . X. - конъюнкции значений разр д кода логических .условий Го, если , 11, если . Из приведенной формулы следует, что при нулевом коде логических условий , либо при .коде, которым отмечаютс  начальные микрокоманды,, т.е. младший разр д адреса микрокоманды а, пропускаетс  на выход мул типлексора 6 без изменени . При других ненулевых кодах логических условий Z у., если на вход мультиплексора 6 поступает j-код логических условий. Так как во всех микрокомандах ветвлени  записываетс  адрес с младшим разр дом ад О, то его модификаци  заключаетс  в замене а о значением того логического услови , которое провер етс  при реализации ветвлени . Генератор 7 тактовых импульсов А формирует на первом 16.1 и втором 16.2 выходах последовательности сдвинутых друг относительно друга тактовых импульсов, которые обеспечивают синхронизацию работы всех элементов устройства. Формирование последовательностей импульсов на выходах 16.1 и 16.2 генератора 7 тактовых импульсов производитс  только при наличии единичного сигнала на его управл ющем входе. Триггер 8 пуска управл ет работой генератора 7 тактовых импульсов. Он устанавливаетс  в единичное состо ние при поступлении единичного сигнала на вход 11 пуска устройства, который соединен с его S-входом. Единичный сигнал на выходе триггера 8 разрешает функционирование генератора 7 тактовых импульсов. Триггер 8 пуска устанавливаетс  в нулевое состо ние при поступлении на его R-вход через элемент ИЛИ 10 либо сигнала микрооперации Конец работы, который формируетс  на выходе 14.2 регистра 3 микроопераций, либо сигнала ошибки, который формируетс  на выходе триггера 9 ошибки. Триггер 9 ошибки предназначен дл  фиксации ошибки в работе устройства из-за неправильного кода операции, поступившего на вход 12 устройства, либо в результате искажени  значений его разр дов при прохождении через коммутатор 5 или регистр 2 адреса. Триггер 9 ошибки устанавливаетс  в единичное состо ние по заднему фронту сигнала микрооперации Конец команды , поступакмцего на его синхровход с выхода 14.1 регистра 3 микроопераций , если в этот момент на его D-входе присутствует единичный сигнал с выхода элемента И-НЕ 4. Наличие этого сигнала свидетельствует о том,, что микрокоманда, считанна  из блока 1 по коду операции, поступившему на вход 12 устройства, не  вл етс  начальной микрокомандой микропрограммы , Пред лагаемое устройство работает Следующим образом. 9 В исходном состо нии вСе элемент пам ти установлены в О. В единичном состо нии находитс  только один триггер регистра 3, которому соответствует выход 14.1 микрооперации конца команды. Работа устройства начинаетс  после поступлени  -на вход 11 сигнал Пуск, по которому устанавливаетс  в единичное состо ние триггер 8. По первому тактовому импульсу с выхода 16.1 генератора 7 в регистр 2 заноситс  код с входа 12. Этот код записываетс  в регистр 2 через ком ..мутатор 5, на управл ющий вход кото рого подаетс  единичный сигнал с выхода14.1 регистра 3. Затем по тактовому импульсу, с вы хода 16.2 генератора 7 в регистр 3 заноситс  часть кода первой микрокомайды , состо ща  из кода микроопе ций. По заднему фронту этого импуль са исчезает единичный сигнал на выходе 14.1 регистра 3 и в триггер 9 ошибки записываетс  единичный или нулевой сигнал. ЕДИНИЧ.НЫЙ сигнал , формируемый элементом И-НЕ 4, в этот триггер запишетс  в том случае , если в поле 1,3 первой микрокоманды .присутствует код, отличный от фиксированного кода, соответствующего начальной микрокоманде микропрограммы . Тогда единичный сигнал с выхода триггера 9 через элемент ИЛИ 10 остановит работу устройства-. В противном случае нулевое состо ние триггера 9 не изменитс  и в регистр 2 по второму импульсу с выхода 16.1 генератора 7 запишетс  адрес следующей микрокоманды. Этот адрес поступает в регистр 2 с выход 1 .1 блока 1 (немодифицируема  часть и с вьпсода 1.2 блока 1 через мульти плексор 6 (модифицируема  часть) на коммутатор 5, на управл ющий вхо которого подаетс  нулевой потенциал с выхода 14.1 регистра 3. При этом младший модифицируемый адресный разр д проходит на выход мультиплек ра 6 и далее в регистр 2 адреса без изменени . По второму тактовому импульсу с выхода 16.2 генератора 7 коды микрооперахщй занос тс  в регистр 3 и 21 10 далее работа устройства продолжаетс  аналогично описанному. В микрокомандах ветвлени  код логических условий с пол  1.3 блока 1 в мультиплексор 6 и производит модификацию младшего адресного разр да в соответствии с реализуемой этим узлом логической функдией. Алгоритм работы устройства после считывани  последней микрокоманды и перехода к вьшолнению следующей микропрограммы полностью аналогичен описанному алгоритму начальной фазы функционировани . После считьшани  в регистр 3 микрооперации конца работы сигналом с выхода 14.2 через элемент ИЛИ 10 обнул етс  триггер 8 и работа устройства прекращаетс  до подачи следующего сигнала Йуск. Микропрограммное устройства управлени  обеспечивает эффективный контроль однократных, двухкратных и т.д. ошибок в поступившем коде операции либо при его прохождении через коммутатор 5 и регистр 2 адреса, если адреса начальных микрокоманд микропрограмм выбраны таким образом, что кодовое рассто ние между ними равно двум, трем и т.д. Обеспечить это при программировании блока 1 посто нной пам ти не составл ет труда, так как в реальных задачах управлени  число начальньк микрокоманд составл ет 10 и менее процентов от общего числа микрокоманд . В тех случа х, когда одна или несколько микропрограмм начинаютс  с микрокоманд ветвлени , у которых поле логических условий зан то, при программировании этих микропрограмм ввод тс  дополнительно специальные начальные микрокоманды. Благодар  введению новых элементов и св зей веро тность пропуска ошибки вследствие недостоверности входной информации или дефекта адресных цепей существенно уменьшаетс , при этом объем дополнительно вводимого оборудовани  минимален. Таким образом, использование изобретени  позвол ет повысить достоверность функционировани  микропрограммных -управл ющих устройств при несущественных аппаратных затратах.

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок постоянной памяти, регистры адреса и микроопераций, коммутатор, мультиплексор логических условий, триггер пуска и генератор тактовых импульсов, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, вход кода операции устройства и выход конца команды регистра микроопераций соединены соответственно с первым информационным и управляющим входами коммутатора, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока постоянной памяти, выходы мо дифицируемого разряда адреса, кода логических условий и микроопераций блока постоянной памяти соединены соответственно с первым информацион ным и управляющим входами мультиплексора логических условий и информацион ным входом регистра микроопераций, выход которого является выходом микроопераций устройства,- вход логических условий устройства соединен с вторым информационным входом мульти плексора, выход которого и выход немодифицируемых разрядов адреса блока постоянной памяти соединены с вторым информационным входом коммутатора, отличающееся тем, что, с 5 целью повышения достоверности контроля, в него введены элемент И-НЕ, триггер ошибки и элемент ИЛИ, причем первый и второй выходы генератора тактовых импульсов соединены с · входами синхронизации соответственно регистра адреса и регистра микроопераций, выходы конца команды и конца работы регистра микроопераций соединены соответственно с входами синхро‘низации триггера ошибки и первым входом элемента ИЛИ, выход кода логических условий блока постоянной памяти соединен с входом элемента И-НЕ, выход которого соединен с информационным входом триггера ошибки, выход триггера ошибки соединен с выходом ошибки устройства и вторым входом элемента ИЛИ, выход которого соеди иен с нулевым входом триггера пуска.