SU1661768A1 - Устройство дл контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а точнее - к средствам автоматического контрол  цифровых объектов, и может быть использовано дл  проверки интегральных схем, а также узлов и блоков ЭВМ и других средств цифровой автоматики как при производстве, так и при эксплуатации этих узлов и блоков. Целью изобретени   вл етс  расширение области применени  и повышение быстродействи  устройства. С этой целью в устройство, содержащее блок пам ти, блок задани  тестов и анализа реакций и блок задани  режима, введены счетчик команд, блок микропрограммного управлени  и блок регистров. При этом блок микропрограммного управлени  содержит триггер переключени  последовательности микрокоманд, регистр кода команд, регистр внутренней последовательности микрокоманд, мультиплексор проверки условий, пам ть микрокоманд, формирователь импульсов, элемент ИЛИ, генератор импульсов и делитель частоты. 3 табл., 8 ил.

Description

Изобретение относитс  к вычислительной технике, в частности к средствам автоматического контрол  объектов , и может быть использовано дл  проверки интегральных схем, а также узлов и блоков ЭВМ и других средств цифровой автоматики как при производстве, так и при эксплуатации этих узлов и блоков.

Целью изобретени   вл етс  расширение области применени  и увеличение быстродействи  устройства.

На фиг. 1 приведена функциональна  схема устройства; на фиг, 2 - схема блока пам ти; на фиг. 3 - схема счет- .чика команд; на фиг. 4 - схема блока микропрограммного управлени ; на фиг.5 схема блока регистров; на фиг.6 - схема блока задани  тестов и анализа реакций; на фиг. 7 и 8 - алгоритмы выпол нени  команд устройства.

Устройство дл  контрол  цифровых блоков (фиг.1) содержит блок 1 пам ти , счетчик 2 команд, блок 3 микропрограммного управлени , блок 4 регистров , блок 5 задани  тестов и анализа реакций, блок 6 задани  режима.

Блок 1 пам ти предназначен дл  хранени  программы контрол  цифрового блока, состо щей из тестовых наборов в соответствии с табл. 1, Шесть старших разр дов слова команды образуют код команды. Дл  расширени  адресного пространства адресов перехода в командах G,P,F адреса подпрограммы в команде S, числа повторений в коман-

о

05

1

05 00

дй С эти команды состо т из двух слов, последовательно идущих друг -ча другом . Шесть старших разр дов первого слова образуют код команды, а второе слово - соответственно адрес перехода , адрес подпрограммы, значение числа повторений.

I Елок 1 пам ти (фиг. 2) состоит из шинного формировател  7, дешифратора . 8 блока 9 микросхем пам ти (ПЗУ)„ Шинный формирователь 7 служит дл  бу- фбрировани  шины адреса блока 9 микросхем ПЗУ, дешифратор 8 служит дл  выборки микросхем в блоке 9 микросхем j ПЗУ. Счетчик 2 команд служит дл  адресации блока 1 пам ти, записи в него адреса перехода при выполнении команд G, Р, F адреса подпрограммы при выполнении команды S и адреса возвра- J та из подпрограммы при выполнении команды Q.

Система команд устройства дл  контрол  цифровых блоков.

В табл. 1 прин ты следующие обозначени : M/N, 1/0, H/L - разр ды, определ ющие конфигурацию канала; M/N - разр д маскировани ; - канал сравниваетс  в б оке 5 при сравнении; - канал не сравниваетс  в блоке 5 , при сравнении; 1/0 - разр д вход/выход; - канал работает на выдачу воздействи ; - канал работает на прием воздействи ; H/L - разр д логического уровн  на контролируемом ка- Кале; - высокий логический уровень; - низкий логический уровень; X - безразличное состо ние.

Счетчик 2 команд (фиг. 3) состоит Из группы счетчиков 10 и формировате-4 лей- 11 и 12 импульсов. Формирователь 12 импульсов служит дл  формировани  Импульса по отрицательному фронту сигнала на его входе, что обеспечивает синхронизацию загрузки в группу счет- Чиков 10. Формирователь 11 импульсов служит дл  формировани  отрицательного импульса по отрицательному фронту сигнала Пуск с выхода блока 6. Сформированный импульс сбрасывает по вхо- дам Сброс группу счетчиков 10 перед началом процесса контрол .

Блок 3 микропрограммного управлени  (ЕМУ) служит дл  синхронизации работы всех блоков устройства, дл  управлени  обменом данных между блоками , между устройством и контролируемым блоком. Блок 3 (БМУ) состоит из триггера 13 переключени  последо3

c

5 ,.

0 г Q

,

5

вательности микрокоманд, мультиплексора 14 проверки условий, регистра 15 кода команд, регистра 16 внутренней последовательности микрокоманд, шины 17 пам ти микрокоманд, формировател  18 импульсов, элемента ИЛИ 19, генератора 20 импульсов, делител  21 частоты. Триггер 13 переключени  последовательности микрокоманд служит дл  подключени  к адресным входам 17 пам ти либо адреса, определ емого кодом команд, считанным из блока 1 пам ти , либо адреса перехода с выходов шины 17 пам ти (ПЗУ) при выполнении команд устройства, состо щих из нескольких микрокомандных последовательностей (фиг. 7 и 8). Регистр 15 кода команд служит дл  записи кода команды устройства, который  вл етс  адресом первой микрокомандной последовательности при выполнении соответствующей команды. Регистр 16 внутренней последовательности микрЪкоманд служит дл  записи адреса следующей микрокомандной последовательности с выхода шины 17 пам ти при выполнении команд устройства, состо щих из нескольких микрокомандных последовательностей.

Соответствующие выходы регистра 15 и регистра 16 объединены и образуют адресную шину 17 пам ти. Но поскольку эти регистры выполнены на элементах с третьим состо нием,-которое управл етс  от пр мого и инверсного выходов триггера 13, то в любой момент времени с адресной шиной 17 пам ти св зан один из этих регистров, а другой находитс  в отключенном состо нии. Мультиплексор 14 проверки условий служит дл  проверки условий ветвлени  в мик- рокомандных последовательност х. Ыина 17 микроманд- содержит микрокоманды Y(1), (табл. 2), распределенные в соответствии с системой команд (табл. 1) и алгоритмами их выполнени  (фиг. 7,8). Формирователь 13 импульсов служит дл  формировани  импульса по положительному фронту сигнала на его входе.

Клок 3 обеспечивает взаимодействие всех блоков устройства путем выработки соответствующих управл ющих сигналов в соответствии с значени ми осведомительных сигналов, поступающих на входы логических условий блока. Алгоритмы работы блока 3 приведены в виде блок-схем на фиг. 7,8. Управл ющие сигналы Y(1), заданные в операторных

вершинах алгоритмов и представл ющие микрокоманды, описаны в табл. 2, где каждому сигналу сопоставлен номер и разр д выхода блока 3,  вл ющегос  источником этого сигнала, номер блока , которым этот разр д управл ет , а также выполн емое под управлением этого сигнала действие. Микрокомандные последовательности на фиг. 7,8 имеют следующие обоззначени : Т1 - обозначение команды в соответствии с табл.1; 1 - номер микрокомандной последовательности в данной команде.

ми, входы разрешени  которых управОсведомительные сигналы Х(1) в ус- 5 л ютс  микрокомандами в соответствии ловных вершинах алгоритмов описаны с алгоритмами (фиг.7,8), то в любой в табл. 3, где каждому сигналу Х(1) сопоставлены номер и разр д входа блока 3, номер блока,  вл ющегос  источ20

ником этого сигнала, и характеристика логического услови , представленного этим сигналом.

Блок 4 регистров (фиг. 5) предназначен дл  осуществлени  функциональных возможностей устройства в соответ-25 писи в него из буферного регистра 22 ствии с системой команд (табл. 1), значени  задержки П при выполнении Блок 4 регистров состоит из буферного регистра 22, регистра 23 начального адреса, регистра 24 задержки Z, регимомент времени шина нагружаетс  на один из указанных регистров, а ос тальные наход тс  в отключенном состо нии . Счетчик 26 повторений служит дл  записи значени  числа повторений подпрограммы из буферного регистра 2 при выполнении команды с устройства. Счетчик 27 задержки D служит дл  закоманды D и формировани  на выходе триггера 29 импульса длительностью, соответствующей задержке П. Счетчик

стра 25 возврата, счетчика 26 повторе-зо 28 задержки Z служит дл  записи из ний подпрограммы, счетчика 27 задержки D, счетчика 28 задержки Z, триггеров 29,30, элемента НЕ 31, элемента И-ИЛИ 32, регистра 33 состо ни . Прирегистра 24 значени  задержки Z пр выполнении команды ТЗ и формировани на выходе триггера 30 импульса длительностью , соответствующей задержке Z. Триггер 34 устанавливаетс  пр пуске процесса контрол  по входу Пуск устройства, сбрасываетс  по ошибке контрол , по концу контрол  и по несуществующему коду команды.

чем, регистр 33 состо ни  состоит из триггера 34 Работа, триггера 35 Стоп, триггера 36 Ошибка, триггера 37 Годен. Буферный регистр 22 служит дл  записи из блока 1 пам ти

регистра 24 значени  задержки Z при выполнении команды ТЗ и формировани  на выходе триггера 30 импульса длительностью , соответствующей задержке Z. Триггер 34 устанавливаетс  при пуске процесса контрол  по входу Пуск устройства, сбрасываетс  по ошибке контрол , по концу контрол  и по несуществующему коду команды.

аргумента команды (дл  команд, состо - 4Q Триггер 35 устанавливаетс  по входу щих из двух шестнадцатиразр дных слов Стоп устройства, сбрасываетс  авто- (табл. 1) с последующей записью его матически в момент пуска контрол . в регистр 23 начального адреса, в Триггер 36 Ошибка устанавливаетс 

при возникновении несовпадени  в бло- 45 ке 5 эталонных сигналов и реальных

откликов контролируемого блока и сбрасчетчик 26 повторений, счетчик 27 задержки I), регистра 24 задержки Z, счетчик 2 команд в соответствии с алгоритмами работы. Регистр 33 состо ни  отражает состо ние устройства и индикацию состо ни  Годен/брак просываетс  автоматически в момент пуска. Триггер 37 устанавливаетс  по окончанию процесса контрол  и сбрасываетс 

вер емого цифрового блока. Регистр 23 50 в момент пуска,

6617686

ки Z при выполнении команды ТЗ. Регистр 25 возврата служит дл  записи адреса выхода из подпрограммы при выполнении команды S устройства с последующей записью в счетчик 2 команд при выполнении команды О устройства. Соответствующие выходы буферного регистра 22, регистра 23 начального адреса, регистра 25 возврата объединены и образуют шину команды устройства . Поскольку эти регистры выполнены на элементах с третьими состо ни 10

ми, входы разрешени  которых управл ютс  микрокомандами в соответствии с алгоритмами (фиг.7,8), то в любой

писи в него из буферного регистра 22 значени  задержки П при выполнении

момент времени шина нагружаетс  на один из указанных регистров, а остальные наход тс  в отключенном состо нии . Счетчик 26 повторений служит дл  записи значени  числа повторений подпрограммы из буферного регистра 22 при выполнении команды с устройства. Счетчик 27 задержки D служит дл  записи в него из буферного регистра 22 значени  задержки П при выполнении

команды D и формировани  на выходе триггера 29 импульса длительностью, соответствующей задержке П. Счетчик

28 задержки Z служит дл  записи из

регистра 24 значени  задержки Z при выполнении команды ТЗ и формировани  на выходе триггера 30 импульса длительностью , соответствующей задержке Z. Триггер 34 устанавливаетс  при пуске процесса контрол  по входу Пуск устройства, сбрасываетс  по ошибке контрол , по концу контрол  и по несуществующему коду команды.

Триггер 35 устанавливаетс  по входу Стоп устройства, сбрасываетс  авто- матически в момент пуска контрол . Триггер 36 Ошибка устанавливаетс 

сываетс  автоматически в момент пуска. Триггер 37 устанавливаетс  по окончанию процесса контрол  и сбрасываетс 

начального адреса служит дл  записи адреса подпрограммы при выполнении команды S с последующей записью его в счетчик 2 команд в соответствии с алгоритмами работы Регистр 24 задержки Z служит дл  записи значени  . задержки Z из буферного регистра 22 при выполнении команды Z с последующей записью в счетчик 28 задерж-

Блок 5 задани  тестов и анализа реакций (фиг. 6) служит дл  выдачи тестовых воздействий на контролируемый цифровой блок, сравнени  реальных от- кликов с контролируемого блока с эталонными и выдачи результатов сравнени  в блок 4 регистров и блок 3 микропрограммного управлени . Блок 5 состоит из группы элементов ИЛИ 38, дешифратора 39, группы регистров 40, группы элементов 41 сравнени , группы регистров 42, группы элементов И 43, группы элементов И 44, группы двунаправленных приемо-передатчиков 45, регистра 46 результатов сравнени , элемента ИЛИ 47, триггеров 48, 49. Значение N равно числу контролируемых каналов.

Дешифратор 39 служит дл  записи в группу регистров 40 значений конфигурации каналов M/N, 1/0, H/L (см. табл. 1). Группа элементов 41 сравнени  служит дл  сравнени  реальных от- кликов с контролируемого цифрового блока с эталонными из группы регистров 40. Результат сравнени  по вл етс  на выходах группы элементов И 43. Группа регистров 42 служит дл  записи параметров канала (1/0, H/L) дл  выдачи тестовых воздействий через группу элементов И 44 и приемопередатчики 45 на контролируемый цифровой блок

Блок задани  режима служит дл  пус ка и останова процесса контрол  и состоит из двух кнопок типа ПКВ 9-1, при нажатии на которые на их выходах формируютс  импульсы отрицательной пол рности (сигналы Пуск, Стоп) .

Устройство работает следующим образом .

После включени  питани  устройства происходит начальный сброс триггеров регистра 33 состо ни  и триггера 13 БМУ (цепи сброса на схемах не показаны ) . После начального сброса триггера 13 блока 3 адрес пам ти определ етс  через регистр 15 кодом команды , считываемой из блока 1 пам ти. Таким образом, пам ть готова дл  отработки команды из блока 1 пам ти. После начального сброса триггера 34 Работа регистра 33 блокируетс  на делителе 21 частоты блока 3 выдачи синхроимпульсов на вход пам ти до момента пуска программы контрол  по входу Пуск устройства.

Программа проверки контролируемого цифрового блока находитс  в блоке 1 пам ти. Пуск осуществл етс  следукмтим образом. При нажатии кнопки Пуск блока 6 приходит отрицательный импульс на формирователь 11 импульсов

счетчика 2, который по отрицательному 55 передачи воздействи  на контролируефронту входного сигнала формирует импульс, поступающий на входы Сброс группы счетчиков 10 счетчика 2, который при этом сбрасываетс . В соответмый блок и без сравнени  содержит од ну микрокомандную последовательность Т1/1. При выполнении Т1/1 происходит запись конфигурации канала с выхода

ствии с нулевым значением счетчика l команд,  вл ющимс  адресом качала программы контрол , из блока 1 пам ти выбираетс  перва  команда, код кото- рой поступает на входы регистра 15 блока 3.

Положительным фронтом сигнала Пуск устанавливаетс  триггер 34 Работа регистра 33 состо ни . С вы- хода триггера 34 сигнал поступает на первый вход делител  21 частоты блока 3, разреша  синхронизацию пам ти 17, а также на вход формировател  18 импульсов, который формирует импульс по положительному перепаду входного сигнала. Сформированный импульс через элемент 19 поступает на синхро- вход регистра 15, записыва  в.него код команды, выбранный из блока 1, а также на счетный вход счетчика 2, увеличива  его значение на 1. По этому новому адресу из блока 1 пам ти выбираетс  следующа  команда или аргумент предыдущей команды, если она состоит из двух слов. Одновременно с этим выполн етс  команда, код которой записан в регистр 15 кода команд блока 3 в соответствии с алгоритмами работы устройства.

Таким образом, регистр 15  вл етс  конвейерным регистром и обеспечивает совмещение по времени процессов выборки из блока 1 пам ти следующей команды и выполнени  предыдущей. Если текуща  команда состоит из одной микрокомандной последовательности (фиг.7 8), то адрес следующей команды определ етс  регистром 15 кода команд. Если текуща  команда состоит из нескольких микрокомандных последовательностей (команды ТЗ, G,P,F,S,Q,C,I,D), то адрес следующей команды определ етс  выходами Y(8) - Y(14) пам ти 17 блока 3 и выходом мультиплексора 14 (проверки условий ветвлени ) при переключении триггера 13 блока 3 микрокомандой Y(7). Одновременно с записью кода команды в регистр 15 происходит запись всего слова в буферный регистр 22 блока 4.

Выполнение команд устройства происходит следующим образом.

Команда Т1 Тестова  инструкци  без

передачи воздействи  на контролируемый блок и без сравнени  содержит одну микрокомандную последовательность Т1/1. При выполнении Т1/1 происходит запись конфигурации канала с выхода

буферного регистра 2 блока 4 в определенный регистр группы регистров 40 бпока 5. Выбор этого регистра определ етс  разр дами 00,...,09 регистра 22 (в формате слова команды адрес канала ), поступающими на информационные входы дешифратора 39 блока 5. На его управл ющий вход приходит микрокоманда Y(29), по которой на выходе деши- фратора 39, соответствующем адресу канала , по вл етс  импульс, проход щий через второй вход элемента 38 соответствующего канала на синхровход регистра 40, и конфигураци  канала (разр ды 10,...,12 команды) записываютс  в регистр 40. По микрокоманде Y(21), поступающей на вход установки в О триггера 48 блока 5, на выходе его устанавливаетс  нулевое значение и информаци  1/0, H/L с первого и второго входов регистра 42 типа защелки не проходит через регистра 42, элемент 44, двунаправленный приемопередатчик 45 на контролируемый блок. По микрокоманде Y(15) через элемент 19 блока 3 происходит приращение на 1 счетчика 2, запись в регистр 15 кода следующей команды, запись в буферный регистр 22 блока 4 всего ко- мандного слова или аргумента команды. Последние действи  по Y(15) аналогичны дл  всех команд.

В первой микрокомандной последовательности всех команд микрокоманда Y(31) необходима дл  установки выхода триггера 49 блока 5 и соответственно синхровхода регистра 46 типа защелки в состо ние логической 1, чтобы результаты сравнени  во всех значимых каналах () проходили на выход регистра 46 и результирующий сигнал сравнени  был на выходе элемента 47. Это условие необходимо дл  работы команд Р, F.

Команда Т2 Тестова  инструкци  с передачей воздействи  на контролируемый блок и без сравнени  выполн етс  аналогично команде Т1 за исключением того, что по микрокоманде Y(20), поступающей на вход установки в 1 триггера 48 блока 5, на выходе триггера 48 по вл етс  логическа  1 и значени  Т/О, H/L с выхода регистра 40 запишутс  в регистр 42 и через элемент 44, двунаправленный приемопередатчик 45 на контролируемый блок бу-. дет выдано значение H/L канала.

0

5 О 5

0

5

Команда Тестова  инструкци  с передачей воздействи  на контролируемый блок и со сравнением имеет несколько микрокомандных последовательностей. Микрокоманды Y(29), Y(20) работают аналогично описанному. По микрокоманде Y(7), поступающей на синхровход триггера 13 блока 3, триггер 13 переключаетс  и адрес следующей микрокомандной последовательности будет определ тьс  микрокомандами Y(8)-Y(14) и выходом мультиплексора 14 до тех пор, пока в ТЗ/5 по Y(7) триггер 13 снова не переключитс . В ТЗ/1 после выдачи тестового воздействи  на цифровой блок по микрокоманде Y(30), котора  поступает на вход Установка в 1 триггера 30 блока 4 и вход загрузки V1 счетчика 23 задержки, триггер 30 устанавливаетс  в 1, загружаетс  значение задержки Z из регистра 24 (.запись в регистр происходит по команде Z) и синхроимпульсами на входе счетчика 28, поступающими с выхода делител  21 частоты блока 3, начинаетс  режим вычитани  счетчика. После его обнулени  с выхода переноса сигнал поступает на вход установки в О триггера 30 блока 4, который переключаетс . Таким образом, на выходе триггера 30 формируетс  положительный импульс длительностью, соответствующей значению, записанному в регистр 24 по команде Z. Задержка Z - это задержка между выдачей тестового воздействи  в команде ТЗ и сравнением отклика с эталонным значением в блоке 5. Выход триггера 30 блока 4 соединен с информационным входом мультиплексора 14 блока 3 и после разрешени  отсчета задержки Z no Y(30) в ТЗ/2 провер етс  условие XI до момента окончани  отсчета задержки Z. Последовательности типа ТЗ/4 - промежуточные, в них осуществл етс  безусловный переход на соответствующие последовательности выполн емого алгоритма. Они по вл ю- с  вследствие прин той проверки условий ветвлени , когда переходы по услови м Х(1) осуществл ютс  инвертированием младшего разр да адреса следующей микрокомандной последовательности на входе регистра 16 блока 3.

В ТЗ/1 по микрокоманде Y(31) устанавливаетс  триггер 49 блока 5 и регистр 46 типа защелки блока 5 устанавливаетс  в режим передачи резуль

татов сравнени  через группу  пгмен- тов И 43 на входы элемента 47. Отклики с контролируемого цифрового блока проход т через двунаправленные приемопередатчики 45 на первые входы схем 41 сравнени . Таким образом, к моменту сравнени  на входах регистра 46 и элемента 47 будет информаци  об ошибках на всех значимых каналах. Если вход имеет высокий уровень, то ре- отклик не совпал с ожидаемым, если низкий уровень, то реальный отклик совпал с ожидаемым. Дл  незначимых каналов третьи выходы регистров 40 наход тс  в низком состо нии и по- эТому на выходах групп элементов И 43 наход тс  низкие уровни, т.е. каналы не сравниваютс  с ожидаемыми откликами .

На выходе элемента 47 блока 5 формируетс  результирующий сигнал ошибку , который поступает на вход мультиплексора 14 блока 3. После отсчета задержки Z сигнал с инверсного выхода триггера 30 блока 4 приходит на син- }сровход триггера 49 блока 5, триггер 49 сбрасываетс  и результаты Сравнени  всех каналов защелкиваютс  Ј регистре 46. Одновременно с этим р ТЗ/3 после отсчета задержки Z провер етс  условие Х2 наличи  сравнени  в блоке 5 на мультиплексоре 14 блока 3. Если ошибки нет, по микрокоманде Y(7) в ТЗ/3 переключаетс  триггер 13 блока 3 и процесс выполнени  команд, считываемых из блока 1 пам ти, продолжаетс . Если есть ошибка сравнени , то в ТЗ/6 по микроко-. манде Y(23), поступающей на синхро- вход триггера 36 ошибки регистра 33, триггер 36 устанавливаетс  и индицирует состо ние неисправности провер емого цифрового блока. Поскольку результаты сравнени  всех каналов защелкнуты в регистре 46 блока 5, выходы этого регистра могут быть использованы дл  индикации несовпавших каналов.

В команде G безусловного перехода в программе контрол  при выполнении G/3 микрокоманда Y(19) поступает на вход загрузки счетчика 2 и через формирователь 12 блока 2 и элемент 19 блока 3 - на синхровход счетчика 2, что обеспечивает синхронизацию режима нагрузки. Адрес перехода на вход счетчика 2 поступает после выполнени  G/2 с выхода буферного регистра 22 бло

5

0

5

ка 4. После записи этого адреса в счетчик 2 команд из блока 1 пам ти выбираетс  команда по адресу перехода. После выполнени  G/4 код новой команды записан в регистр 15 блока 3 и после выполнени  G/5 начинаетс  выборка команд от адреса перехода.

Команда Р перехода в программе контрол  по совпадению выполн етс  аналогично команде G за исключением того, что переход по адресу перехода осуществл етс  в случае, если нет ошибки сравнени  в блоке 5.

Команда F перехода в программе контрол  по несовпадению выполн етс  аналогично команде Р, только переход по адресу перехода осуществл етс  по ошибке сравнени  в блоке 5.

В команде Z задержки Z значение задержки Z с выхода буферного регистра 22 блока 4 записываетс  в регистр 24 задержки Z по микрокоманде Y(27), поступающей на синхровход регистра 24.

В команде S подпрограммы при выполнении микрокоманды Y(1), поступающей на синхровход регистра 25 блока 4, осуществл етс  запись адреса возврата с выхода счетчика 2 в регистр 25, при выполнении микрокоманды Y(19) - запись адреса подпрограммы с выхода буферного регистра 22 блока 4 в счетчик 2, а по Y(2) - запись адреса перехода в регистр 23 начального адреса.

В команде С числа повторений подпрограммы по микрокоманде Y(5), поступающей на вход загрузки счетчика 26 повторений, осуществл етс  запись значени  числа повторений с выхода буферного регистра 22 в счетчик 26. Команда С работает в сочетании с командой 0.

Если при выполнении команды 0 выхода из подпрограммы содержимое счет- 5 чика 26 повторений не равно О, то далее снова выполн етс  подпрограмма, адрес которой записан в регистре 23 начального адреса следующим образом.

Микрокомандой Y(3) разрешаетс  считывание регистра 23 начального адреса , т.е. снимаетс  его третье.состо ние и его выходы подключаютс  к входам счетчика 2 команд. Микрокомандой Y(19) в счетчик 2 команд записываетс  значение адреса подпрограммы из регистра 23 начального адреса. Микрокомандой Y(6) производитс  вычитание из счетчика 26 повторений. По адресу , записанному в счетчик 2 команд,

0

5

0

0

5

выполн етс  подпрограмма, в конце которой ставитс  команда 0 выхода из подпрограммы. Если при выполнении команды 0 содержимое счетчика 26 повторений не равно О, то описанный ал- горитм повтор етс  до обнулени  счетчика 26 повторений. Если содержимое счетчика 26 равно О, выполн етс  возврат из подпрограммы следующим образом .

Микрокомандой Y(4) разрешаетс  считывание регистра 25 возврата, т.е. снимаетс  его третье состо ние и его выходы подключаютс  к входам счетчика 2 команд. Микрокомандой Y(19) в счетчик 2 команд записываетс  значение адреса возврата из регистра 25 возврата. Далее по адресу возврата выполн етс  команда, следующа  за командой S.

Аргумент команды D задержки D - это текуща  задержка в ходе выполнени  программы контрол  именно в том месте, где она встретилась. Команда D работает аналогично команде Z, только запись значени  задержки D в счетчик 27 задержки D блока 4 осуществл етс  по микрокоманде Y(28) с выхода буферного регистра 22. Тактирование вычи- тани  из счетчика 27 осуществл етс  с выхода делител  21 частоты блока 3.

Останов синхронизации пам ти 17 микрокоманд блока 3 происходит следующим образом. При возникновении ошибки устанавливаетс  триггер 36 ошибки ре- гистра 33, сигнал с выхода которого поступает на четвертый вход элемента 32 блока 4. С выхода элемента 32 низкий уровень сигнала сбрасывает тригг гер 34 работы регистра 33. На выходе элемента 32 низкий уровень по вл етс  только после полной отработки текущей команды устройства, о чем свидетельствует высокий уровень на выходе триггера 13 блока 3 и соответственно на п том входе элемента 32 блока 4. Низкий уровень сигнала с выхода триггера 34 регистра 33 блокирует на делителе 21 частоты блока 3 синхрониза- цию пам ти 17 и процесс контрол  останавливаетс , а выход триггера 36 индицирует состо ние неисправности.

Процесс контрол  также останавливаетс  при нажатии кнопки Стоп бло- ка 6. В этом случае отрицательный импульс устанавливает триггер 35, инверсный выход которого через элемент 32 сбрасывает триггер 34 и процесс

0

5

0

5

о 45 д

5

контрол  останавливаетс  аналогично описанному выше.

Если программа контрол  отработала до конца (контролируемый модуль исправен ), то при выполнении команды Е Конец (ставитс  в конце программы контрол ) вырабатываетс  микрокоманда Y(24), котора  устанавливает триггер 37 Годен регистра 33. Выход триггера 37 индицирует состо ние Го- , ден контролируемого цифрового блока.

Claims (2)

1. Устройство дл  контрол  цифровых блоков, содержащее блок пам ти, блок задани  тестов и анализа реакций и блок задани  режима отличающеес  тем, что, с целью расширени  области применени  и увеличени  быстродействи , в него введены счетчик команд, блок микропрограммного управлени  и блок регистров, первый информационный вход которого соединен с выходом блока пам ти, вход пуска, информационный вход, вход режима работы , информационный выход и выход признака режима счетчика команд подключены соответственно к выходу пуска блока задани  режима, первому информационному выходу блока регистров, первому выходу блока микропрограммного управлени , адресному входу блока пам ти и входу начальной установки блока микропрограммного управлени , второй информационный вход, вход пуска, . вход останова, вход режима работы, вход признака индикации, выход признака режима, первый и второй информаг ционные выходы блока регистров соединены соответственно с информационным выходом счетчика команд, выходом пуска и выходом останова блока задани  режима, вторым выходом блока микропрограммного управлени , выходом признака неисправности, синхровходом и первым информационным входом блокг задани  тестов и анализа реакций и первым входом условий блока микропрограммного управлени , вход операции, второй вход условий и третий выход которого подключены соответственно к выходу блока пам ти, выходу признака останова и второму информационному входу блока задани  тестов и анализа реакций, информационный вход-выход которого  вл етс  входом-выходом устройства дл  подключени  к входу-выходу контролируемого цифрового блока.

I

i

2. Устройство по п. 1, о т л и- 5 чающеес  тем, что блок микропрограммного управлени  содержит триггер переключени  последовательности микрокоманд, регистр кода команд, регистр внутренней последовательности 10 микрокоманд, мультиплексор проверки условий, пам ть микрокоманд, формирователь импульсов, элемент ИЛИ, генератор импульсов и делитель частоты, вход режима и тактовый вход которого 15 соединены соответственно с первым входом условий блока и выходом генератора импульсов, выходы с первого по шестой пам ти микрокоманд подключены к второму выходу блока, седьмой выход 20 пам ти микрокоманд соединен с синхро- входом триггера переключени  последовательности микрокоманд, инверсный выход которого подключен к информационному входу этого же триггера и вхо ду разрешени  регистра внутренней последовательности микрокоманд, пр мой вь|ход триггера переключени  последовательности микрокоманд соединен с входом разрешени  регистра кода команд и вторым выходом блока, информационный вход, синхровход и выход регистра кода команд подключены соответственно к входу операции блока, выходу элемента ИЛИ и адресному входу пам ти 3 микрокоманд, информационный вход реги- ctpa внутренней последовательности . микрокоманд соединен с инверсным выходом мультиплексора провер емых условий и выходами с восьмого по четырнад-4

,2

3

M/N 1/0 Н/Т,

Адрес канала

5 0 5 0

5

0

цатый пам ти микрокоманд, синхровход и выход регистра внутренней последовательности микрокоманд подключены соответственно к первому выходу делител  частоты и адресному входу пам ти микрокоманд, первый, второй и третий входы элемента ИЛИ соединены соответ ственно с п тнадцатым выходом пам ти микрокоманд, входом начальной установки блока и выходом формировател  импульсов , вход которого подключен к первому входу условий блока, информационный вход мультиплексора провер емых условий соединен с первым и вторым входами условий блока, выходы с , шестнадцатого по восемнадцатый пам ти микрокоманд подключены к управл ющему входу мультиплексора провер емых условий, первый выход делител  частоты , соединен с входом разрешени  пам ти микрокоманд и вторым выходом блока, второй выход делител  частоты подключен к второму выходу блока, дев тнадцатый выход пам ти микрокоманд и выход элемента ИЛИ образуют первый выход блока, кроме того, выход элемента ИЛИ соединен с вторым выходом блока, выходы с двадцатого по двадцать второй пам ти микрокоманд подключены к третьему выходу блока, выходы с двадцать третьего по двадцать восьмой пам ти микрокоманд соединены с вторым выходом блока, двадцать дев тый выход пам ти микрокоманд подключен к третьему выходу блока, тридцатый выход пам ти микрокоманд соединен с вторым выходом блока, а тридцать первый выход пам ти микрокоманд подключен к третьему выходу блока.

Таблица 1

1

Тестова  инструкци  (ТИ) без передачи и сравнени 

ТИ с передачей без сравнени  ТИ с передачей и сравнением Конец

Выход из подпрограммы

Сброс каналов Безусловный переход

Переход по совпадению

Переход по несовпадению

17

1661763

18 Продолжение табл.1

Х1

Х2

ХЗ

Х4 Х5 Х6

4(30) 5(47)

4(26) 4(29)

Г77

Контролируемый цифровой Фиг.1 5ло(Ц5}

Отсчет задержки Z: - задержка не отсчитана; - задержка отсчитана Анализ результата сравнени  в бке 5:

- есть ошибка сравнени ; - нет ошибки сравнени  Анализ числа повторений в счетчике 26 повторений Отсчет текущей задержки D Лог. проверка условий дл  Лог. формирование младшего бита адреса микрокомандной последовательности на входе регистра 16 блока 3

Г77

олируемый ци 5ло(Ц5}

On

Г

I

Фиг, 2

иг. 3

оо

ЧО

г

чО чО

I

«1

4

1LC-

-ЧЦ,

ЕЕ:I