SU1495789A1 - Микропрограммное устройство управлени - Google Patents

Микропрограммное устройство управлени Download PDF

Info

Publication number
SU1495789A1
SU1495789A1 SU874210555A SU4210555A SU1495789A1 SU 1495789 A1 SU1495789 A1 SU 1495789A1 SU 874210555 A SU874210555 A SU 874210555A SU 4210555 A SU4210555 A SU 4210555A SU 1495789 A1 SU1495789 A1 SU 1495789A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
address
trigger
Prior art date
Application number
SU874210555A
Other languages
English (en)
Inventor
Сергей Николаевич Ткаченко
Григорий Николаевич Тимонькин
Николай Петрович Благодарный
Вячеслав Сергеевич Харченко
Виталий Алексеевич Жилин
Original Assignee
Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority to SU874210555A priority Critical patent/SU1495789A1/ru
Application granted granted Critical
Publication of SU1495789A1 publication Critical patent/SU1495789A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при проектировании систем отладки микропрограммных устройств. Целью изобретени   вл етс  повышение контрол  пригодности устройства. Оно содержит блок пам ти микрокоманд, регистры адреса и микрокоманд, триггер пуска, генератор тактовых импульсов, первый и второй мультиплексоры, блок оперативной пам ти, регистр кода операции, триггер реверса, первый и второй элементы И, элемент И-НЕ, одновибратор. Сущность изобретени  заключаетс  в сокращении времени отладки микропрограмм путем введени  режима реверсного прослеживани  выполнени  микрокоманд. 2 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при проектировании систем отладки микропрограммных устройств .
Целью изобретени   вл етс  повышение контрол  пригодности устройства.
На фиг. 1 и 2 приведена функциональна  схема микропрограммного устройства управлени .
Устройство фиг, 1 и 2 содержит блок 1 пам ти микрокоманд, блок 2 v .оперативной пам ти, регистр 3 кода операции, регистр 4 адреса микроко- манды регистр 5 микрокоманд, реверсивный счетчик 6, триггер 7 пуска, триггер 8 реверса, первый 9 и втог рой 10 мультиплексоры, генератор II
тактовых импульсов, первый элемент И 12, элемент И-НЕ 13, второй элемент И 14, одновибратор 15, вход 16 кода операции устройства вход 16.1 начальной установки, вход 17 логических условий устройства, .первый 18 и второй 19 бходы задани  режима работы устройства, выходы блока I пам ти, микрокоманд: поле 20.1 - кода адреса, следующей микрокоманды, поле 20.2 - модифицируемого разр да адреса следующей микрокоманды, поле 20.3 - кода провер емого логического услови , поле 20.4 - сигналов микроопераций, первый 21.1 и второй 21.2 выходы генератора 1, выходы 22 микроопераций устройства, выход разр да 22. региг: стра микрокоманд.
4 СО СП
С50 СО
Сущность изобретени  заключаетс  в сокращении времени отладки микропрограмм за счет введени  режима обратного ( реверсного.) прослеживани  выполнени  микрокоманд. При этом обеспечиваетс  повышение оперативности отладки микропрограммы и поиска ошибок.
Рассмотрим назначение элементов и св зей предлагаемого устройства.
Блок 1 пам ти предназначен дл  хранени  микрокоманд микропрограммы. Блок 2 оперативной пам ти, реверсивный счётчик 6, элемент И-НЕ 13, второй элемент И 14 предназначены дл  организации стековой пам ти, дл  запоминани  адресов выполн емь1х микрокоманд и последующей их выдачи в обратном пор дке в режиме реверса.
Регистр 3 кода операции предназначен дл  хранени  кода операции и вьщачи сигнала пуска устройства.
Регистр 4 предназначен дл  хранени  кода адреса микрокоманды, выдаваемого в блок 1 пам ти микрокоманд.
Регистр 5 Микрокоманды предназначен дл  харенни  кодов микроопераций и их выдачи на объект управлени  через выходы 22.
Блок 2 оперативной пам ти предназначен дл . хранени  адресов выполн емых микрокоманд микропрограммы и выдачи их через мультиплексор .9 на регистр 4 адреса в режиме обратного выполнени  микропрограммы.
Триггер 7 предназначен дл  пуска и останова устройства путем включени  и выключени  генератора 11 ,
Триггер 8 предназначен дл  управлени  режимом работы (пр мое и обратное выполнени  микропрограммы), а также управл ет работой стековой пам ти, реализованной на элементах и узлах 2, 6, 13 и 14, При нахождении триггера 8 в единичном состо нии устройство находитс  в режиме пр мого выполнени  микрокоманд, В противном случае - в режиме обратного выполнени  (реверса) микрокоманд микропрограммы .
Мультиплексор 9 предназначен дл  коммутации в блок 1 пам ти микрокоманд кодов адресов микрокоманд, которые поступают с выходов регистра 3 кода операции, выходво 20,1, 20.2 блока 1 пам ти микрокоманд и выходов блока 2 оперативной пам ти.
0
0
5
0
5
0
5
0
5
Мультиплексор 10 предназначен дл  формировани  значени  модифицирован-. ного разр да адреса следующей микрокоманды в зависимости от значени  провер емого логического услови , поступающего по входу 17 логических условий устройст ва.
Генератор 11 вырабатывает две последовательности синхроимпульсов, сдвинутые во времени друг относительно друга. Длительность синхроимпульсов должна быть достаточной дл  срабатывани  регистров 4 и 5, счетчика 6 и записи информации в блок 2 оперативной пам ти.
Элемент И 12 предназначен дл  формировани  сиг.нала управлени  записью в реверсивный счетчик 6 номера адреса микрокоманды, вьшолн емой в режиме реверса первой,
М икропрограммное устройство работает в двух режимах: режим пр мого выполнени  микрркоманд микропрограммы (рабочий режим); режим обратного выполнени  микрокоманд микропрограммы (режим реверса),
В исходном состо нии регистры 3-5,. реверсивный счетчик 6, триггеры 7 и 8 наход тс  в нулевом состо нии (установочные входы на фиг,1 условно не показаны),
В режиме отладки в это состо ние устройство .приводитс  перед каждым выполнением микропрограммы,.
В рабочем режиме устройство функционирует следующим образом.
Сигналом с входа 18 триггер 8 ус- танавливаетс  в единичное состо ние. Код операции поступает на входы 16 и по сигналу с входа 16,1 фиксируетс  в регистре 3 кода операци, С выхода регистра 3 код поступает на, второй информационный вход мультиплексора 9. Одновременно с записью в регистр 3 операции на управл ющем выходе последнего формируетс  управл ющий сигнал,, по которому происходит передача кода через мультиплексор 9 на информационный вход регистра 4 адреса микрокоманды. Одновременно триггер 7 пуска устанавливаетс  в единичное состо ние и включает генератор П, По первому Синхроимпульсу с выхода 21,1 генератора 11 код операции заноситс  в регистр-.4 адреса микрокоманды и поступает на вход блока 1 пам ти микрокоманд, из .блока 1 пам ти выбираетс  перва  микро
команда микропрограммы. По синхроимпульсу , поступающему с выхода 21,2 генератора 11, операционна  часть микрокоманды (сигналы микроопераций заноситс  в регистр 5, и регистр 3 устанавливаетс  в начальное состо ние . Формирование крда адреса следующей микрокоманды происходит следующим образом, С выходов 20,1 блока 1 пам ти микрокоманд код немодифицируемой части адреса следующей микроко- мандь подаетс  на первый информационный вход мультиплексора 9, На управл ющие входы мультиплексора 10 посту пает код провер емого логического услови  с выходов 20,3 блока 1 пам ти. На информационные входы мультиплексора 10 поступают сигналы логических условий с входов 17 устройства и выхода 20,2 модифицируемого разр да адреса. Если выполн ема  микрокоманда ,  вл етс  линейной (логические услови  не провер ютс ) то на выход мультиплексора 10 поступает значение модифицируемого разр да адреса с выхода 20,2 блока 1 пам ти микрокоманд Если выполн ема  микрокоманда  вл етс  микрокомандой ветвлени , то код провер емого логического услови  отличен от нул  и на выход мультиплексора 10.при этом поступает значение соответствующего логического услови  с входа 17 устройства;
По синхроимпульсу с выхода 21.1 генератора 1I в регистре 4 фиксируетс  адрес, а по синхроимпульсу с выхода 21,2 фиксируетс  код оперативной части очередной микрокоманды в регистре 5,
Запись адреса текущей микрокоманды в блок 2 оперативной пам ти происходит следующим образом.
Поскольку триггер 8 находитс  в единичном состо нии, то на элемент И-НЕ 13 поступает единичный сигнал, а на элемент И 14 нулевой. До поступлени  синхроимпульса с выхода 21,2 генератора II на выходах элементов И-НЕ 13 и И 14 сохран ютс  единичный и нулевой сигналы соответственно . Но очередному синхроимпульсу с выхода 21,2 генератора II происходит (по переднему фронту импульса с выхода элемента И-НЕ 13) увеличение на единицу содержимого счётчика 6, По заднему фронту импульса с выхода элемента И-НЕ 13 происходит запись адреса текущей микрокоманды с выхода
0
25
Ю 15
5
0
5
0
5
0
регистра 4 в блок 2 оперативной пам ти .
Далее устройство работает аналогично до поступлени  с выхода 22,1 регистра 5 микрооперации Конец операции . При этом происходит обнуление регистров 4,5 и сброс триггера 7 пуска. Генератор 11 выключаетс , и работа устройства прекращаетс .
Режим реверса,
В этом режиме триггер 8 находитс  в нулевом состо нии, в которое он устанавливаетс  единичным сигналом, поступающим с входа 19 устройства. Запись адреса очередной выполн емой микрокоманды в регистр 4 осуществл етс  следующим образом.
При по влении сигналов с входов 16,1 и 19 элемент И 12 формирует сигнал разрешени  записи в счетчик 6 кода номера адреса первой микрокрман- ды отлаживаемой микропрограммы, С выхода счетчика 6 адрес поступает на адресный вход блока 2, С выхода блока 2 выдаетс  адрес отлаживаемой микрокоманды на мультиплексор ,9, Сигнал с нулевого выхода триггера 8 реверса , поступающий на второй управл ющий вход мультиплексора 9, обеспечивает подключение выхода блока 2 к информационному входу регистра 4.
По сигналу пуска е выхода 1 егист- ра 3 триггер 7 устанавливаетс  в единичное состо ние. При этом генератор 11 включаетс . По синхроимпульсу с выхода 21,1 генератора II. адрес отлаживаемой микрокоманды ,, записываетс  в регистр 4. По синхроимпульсу с выхода 21,2 генератора 11 операционна  часть отлаживаемой микрокоманды заноситс  в регистр 5, С выходов регистра- 5 сигналы микроопер аций поступают на выходы 22 устройства. Кроме того, по синхроимпульсу с выхода 21,2 генератора II осуществл етс  формирование адреса очередной микрокоманды . Этот синхроимпульс через элемент И 14 поступает на вход обратного счета счетчика 6 и уменьшает, его содержимое на единицу. Далее, в этом режиме устройство функционирует аналогичном описанному выше алгоритму.
Режим реверса продолжаетс  до тех пор, пока триггер В реверса не будет переведен в единичное состо ние сигналов с входа 18 устройства, либо содержимое счетчика 6 не станет равным нулю, в последнем случае по нулевому адресу будет выбрана из блока 1 пам ти микроопераци  Конец операции . При этом сигналом с выхода 22,1 регистра 5 регистры 4,5, счет-, чик 6 и триггер 7 установ тс  в нулевое состо ние, и выключитс  генератор 11, Работа устройства прекращаетс .

Claims (1)

  1. Формула изобретени 
    Микропрограммное устройство управлени , содержап1ее блок пам ти микро- команд, регистры адреса и микрокоманд , триггер пуска, генератор такто- .вых импульсов, первый и второй мультиплексоры , причем выход регистра адреса соединен с адресным входом блока пам ти микрокоманд старшие разр ды пол  адреса выхода которого соединены со старшими разр дами первого информационного входа первого мультиплексора, выход пол  логичес- ких условий блока пам ти микрокоманд соединен с адресным .входом второго мультиплексора, выход пол  микрокоманд блока пам ти микрокоманд соединен с информационным входом регистра микрокоманд, выход которого  вл етс  выходом микроопераций устройства, младший разр д пол  адреса выхода блока пам ти микрокоманд и входы логи 1еских условий устройства соедине- ны соответственно с младшим разр дом и старшими разр дами информационного входа второго мультиплексора, выход которого соединен с младшим разр до первого информационного входа йерво- го мультиплексора, выход признака Конец операции регистра микрокоманды соединен с входом установки в О триггера пуска, пр мой выход триггера пуска соединен с входом запуска генератора тактовых импульсов, выход первого мультиплексора соединен с информационным входом регистра адреса , первый и второй выходы генератора тактовых импульсов соединены соответственно с входом синхронизации регистра адреса и регистра микроко-. манд, отличающеес  тем, что, с целью повышени  контрол  пригодности устройства, оно дополнитель но содержит регистр кода операции, блок оперативной пам ти, реверсивный
    0 5 0 5 о д е
    0
    счетчик, триггер реверса, одновибра- тор, первый и второй элементы И, элемент И-НЕ, причем вход кода операций устройства соединен с информационным входом регистра кода операции, вход начальной установки устройства соединен с входом синхронизации регистра кода операции и с первым входом первого элемента И, выход регистра кода операции соединен с вторым информационным входом первого мультиплексора и информационным входом реверсивного счетчика, выход признака разр да запуска регистра кода операции соединен с первым адресным входом первого мультиплексора и с входом установки в 1 триггера пуска, выход регистра адреса соедиен с информационным входом блока оперативной пам ти, выход которого соединен с информационным входом перво- го мультиплексора, первый задани  режима работы устройства соединен с входом установки в 1 триггера реверса, второй вход задани  режима работы устройства соединен с входом установки в О триггера реверса и вторым входом первого элемента И, выход которого соединен с входом записи реверсивного счетчика, пр мой выход триггера реверса соединен с первым входом элемента И-НЕ, инверсный выход триггера реверса соединен с первым входом второго элемента И и с вторым адресным входом первого мультиплексора, выход элемента И-НЕ соединен с входом разрешени  пр мого счета реверсивного счетчика НС входом записи блока оперативной; пам ти, выход второго элемента И сбе- динен с входом разрешени  обратного счета реверсивного счетчика, второй выход генератора тактовых импульсрв соединен с вторьщи входами элемента И-НЕ, второго элемента И и с входом установки в О рег истра кода операции , информационный выход реверсивного счетчика соединен с адресным входом блока оперативной пам ти, выход признака Конец операции регистра микрокоманд соединен с входами установки в О регистра адреса, реверсивного счетчика и с входом одновиб- ратора, выход которого соединен с входом установки в О регистра микрокоманды .
    а 6
    tf r
    IKOH
    20.3
    20.4
    JW
    гН
    MM
    Л. 15
    ж
    3
    16.
    Фаг.1
    Фиг.2
    Составитель A, Сошкин Редактор В, Бугренкова Техред А.Кравчук Корректор О. Ципле
    Заказ 4267/46Тираж 668Подписное
    ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    f1U)( 10
    22J
SU874210555A 1987-03-16 1987-03-16 Микропрограммное устройство управлени SU1495789A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874210555A SU1495789A1 (ru) 1987-03-16 1987-03-16 Микропрограммное устройство управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874210555A SU1495789A1 (ru) 1987-03-16 1987-03-16 Микропрограммное устройство управлени

Publications (1)

Publication Number Publication Date
SU1495789A1 true SU1495789A1 (ru) 1989-07-23

Family

ID=21291001

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874210555A SU1495789A1 (ru) 1987-03-16 1987-03-16 Микропрограммное устройство управлени

Country Status (1)

Country Link
SU (1) SU1495789A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Майоров С.А., Новиков Г.И. i Структура электронных вычислитель- 1ных машин. - Л.: Машиностроение, 1979, с. ЗГ2-314, рис. 10.4. Авторское свидетельство СССР № 1007106, кл. G 06 F 9/22, 1980. Авторское свидетельство СССР .№ 1140121, кл. G 06 F 9/22, 1985. *

Similar Documents

Publication Publication Date Title
SU1082341A3 (ru) Устройство управлени в системе обработки данных
SU1541619A1 (ru) Устройство дл формировани адреса
SU1495789A1 (ru) Микропрограммное устройство управлени
US4339797A (en) Microcontroller with auxiliary register for duplicating storage of data in one memory location
US4400776A (en) Data processor control subsystem
SU1517028A1 (ru) Микропрограммное устройство управлени
SU1203525A1 (ru) Микропрограммное устройство управлени
SU1365082A1 (ru) Микропрограммное устройство управлени с контролем
SU1256025A1 (ru) Мультимикропрограммное устройство управлени
SU1275452A1 (ru) Устройство дл отладки программ
SU1397908A1 (ru) Микропрограммное устройство управлени
SU1109752A1 (ru) Микропрограммное устройство управлени
SU1517031A1 (ru) Устройство сопр жени процессора и оперативной пам ти
SU1108448A1 (ru) Микропрограммное устройство управлени
SU1103230A1 (ru) Микропрограммное устройство управлени
SU1280629A1 (ru) Микропрограммное устройство управлени с контролем
SU1183964A1 (ru) Микропрограммное устройство управлени
SU826348A1 (ru) Микропрограммное устройство управления
SU1103229A1 (ru) Устройство микропрограммного управлени
SU1649539A1 (ru) Устройство микропрограммного управлени
SU964639A1 (ru) Микропрограммное устройство управлени
SU1129613A1 (ru) Устройство адресации многопроцессорной вычислительной машины
SU1125625A1 (ru) Микропрограммное устройство управлени (его варианты)
SU598080A1 (ru) Устройство дл контрол выполнени последовательности микрокоманд
SU1179338A1 (ru) Микропрограммное устройство управлени