RU1784939C - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  использовани  в позиционных системах программного управлени . Цель изобретени  - повышение достоверности выдачи управл ющих сигналов. Поставленна  цель достигаетс  введением в устройство регистра адреса перехода, регистра услови , триггера переполнени , триггера пуска, триггера провер емого услови , блока контрол  на четность, мультиплексора услови , блока сравнени , четвертого-шестого элементов И, п того элемента ИЛИ. Сущность изобретени  заключаетс  в придании устройству свойства контрол  множества простых логических условий и множества ждущих логических условий с произвольным временем ожидани  выполнени , переходе к подпрограмме восстановлени  процесса управлени  при невыполнении ждущего логического услови  за допустимый временной интервал и повышении быстродействи  (путем контрол  в интервалах ожидани  выполнени  условий содержимого  чеек блока пам ти, останова устройства при искажении информации в сегментах пам ти, принадлежащих выполн емой программе). 3 ил. (Л С

Description

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  использовани  в позиционных системах программного управлени .

Известно устройство дл  программного управлени  содержащее блок пам ти, счетчик импульсов, счетчик адреса, генератор, первый и второй регистры, триггер, первый и второй элементы ИЛИ, элемент И.

Недостатком этого устройства  вл етс  невозможность формировани  управл ющих сигналов произвольной длительности на обьект управлени .

Известно устройство управлени , содержащее блок пам ти, регистр адреса, счетчик, триггер микрокоманд, элементы И, ИЛИ, НЕ задержки генератор.

Недостатками этого устройства  вл ютс  контроль выполнени  только одного ждущего логического услови , невозможность проверки обычных логических условий, невозможность проверки ждущих логических условий с различными допустимыми интервалами времени ожидани , переход при невыполнении ждущего логического услови  (за допустимый временной интервал) по фиксированному адресу, что увеличивает временной интервал) по фиксированному адресу, что увеличивает врем  восстановлени  процесса управлени .

Наиболее близким к предлагаемому устройству по технической сущности и достигаемому положительному эффекту  вл етс  устройство дл  программного управлени , содержащее генератор, блок пам ти счетVI

со

ю со ю

чик адреса, счетчик импульсов, первый и второй регистры, триггер, первый-третий элементы ИЛИ, первый-третий элементы И, элемент НЕ, первый и второй элементы задержки , мультиплексор, причем второй эле- мент задержки подключен входом к выходу формировател  импульсов и к первому управл ющему входу мультиплексора, а выходом к входу обнулени  первого регистра, соединённого вторым информационным вхЪдом с выходом второго элемента ИЛИ, а разр дными Выходами - с первым информа- ци оннйм йходбм мультиплексора, св занного вторыми информационными входами устройства, вторым управл ющим входом - с входом запуска устройства, а выходами - с входами первого элемента ИЛИ и с установочными входами счетчика адреса, подключенного счетным входом к выходу второго элемента И, соединенного первым входом с выходом первого элемента задержки , а пр мым входом - с пр мым входом триггера и с первым входом третьего элемента И, св занного вторым входом с выходом генератора тактовых импульсов, выходом - с входом первого элемента задержки и с управл ющим входом блока па м ти, а третьим выходом с выходом элемента НЕ, подключенного входом к второму входу первого элемента И и к выходу третьего элемента ИЛИ, св занного входами с разр дными входами счетчика импульсов , подключенного установочными входами к третьим информационным выходам блока пам ти, соединенного управл ю- щим выходом с входом обнулени  триггера и входом формировател  импульса, причем вход второго элемента ИЛИ подключен к второму информационному входу устройства .

Недостатками устройства-прототипа  вл ютс  ограниченна  область применени , низка  достоверность функционировани .

Ограниченна  область применени  уст- ройства обусловлена тем, что в устройстве не провер ютс  ждущие логические услови  и изменение CHI налов логических условий никак не вли ет на момент окончани  выполн емой команды. Кроме того, в про- цессе функционировани  устройства не осуществл етс  селекци  сигналов логических условий, что позвол ет использовать устройство-прототип только дл  реализации простых алгоритмов контрол  и управле- ни .

Низка  достоверность функционировани  обусловливаетс  отсутствием в устрой- стве-прототипе средств контрол  правильности формировани  управл ющих

сигналов В то же врем  в процессе выдачи управл ющих сигналов на выходе 22 устройства большинство элементов и узлов устройства простаиваети не контролируетс  их исправность.

Целью изобретени   вл етс  расширение области применени  устройства и повышение достоверности функционировани .

CyaiHocTb изобретени  заключаетс : в расширении области применени  устройства путем придани  устройству свойства контрол  множества простых логических условий и множества ждущих логических условий с различным временем ожидани  вы- полнени ; обеспечени  окончани  выполнени  очередной команды в момент выполнени  Провер емого ждущего логического условий; перехода к подпрограмме восстановлени  процесса управлени  при невыполнении ждущего логического услови  за допустимый интервал времени; в по- вышении- достоверности функционировани  устройства- путем контрол  о интервале ожидани  выполнени  провер емого ждущего логического услови  содержимого  чеек блока пам ти .останова устройства при возникновении искажени  информации, принадлежащей сегменту пам ти , где размещена выполн ема  программа ,

На фиг.1 и 2 приведена функциональна  схема устройства; на фиг.З - временные диаграммы работы устройства.

Самоконтролируемое устройство дл  программного управлени  (фиг.1) содержит блок 1 посто нной пам ти команд управлени  с информационными выходами 40, выходами 41 кода логического услови  и времени ожидани , выходом 42 сигнала перехода , выходом 43 сигнала ждущего услови , выходом сигнала конца программы, выходом 45 сигнала конца работы устройства , выходом 46 контрольного разр да, регистр 2 адреса, регистр 3 управл ющих сигналов, регистр 4 адреса перехода, регистр 5 услови ,счетчик 6 адреса,счетчик 7 длительности, триггер 8 ждущего услови , триггер 9 переполнени , триггер 10 пуска, триггер 11 провер емого услови , генератор 12 с первым - третьим выходами 27-39. блок 13 контрол  на четность, мультиплексор 14 условий, мультиплексор 15 адреса, схему 16 сравнени , первый и второй одно- вибраторы 17, 18 первый-шестой элементы 19-24, первый-п тый элементы ИЛИ 25-29, входы 30 сигналов логических условий, вход 31 кода операций, вход 32 пуска, вход 33 сигнала останова при отказе, выход 34 управл ющих сигналов, выход 35 сигнала сбо , выход 36 адреса отказа, выход 47 адреса регистра 3, выход 48 управл ющих риг- налов регистра 3, выход 49 кода услови  регистра 5, выход 50 кода длительности регистра 5. В исходном состо нии регистры, счетчики и триггеры устройства наход тс  в нулевом состо нии (цепи установки в исходное состо ние на схеме условно не показа- ны) и на выходе 44 блока 1 пам ти присутствует единичный сигнал Конец команды .

При этом код операции со входа 31 через мультиплексор 15 поступает на регистр 2.

Режим 1, По сигналу пуска со входа 32 устройства триггер 10 переходит в единичное состо ние и включает генератор 12. При этом генератор 12 на выходах 37-39 последовательно формирует импульсы первой- третьей последовательностей.

По заднему фронту импульса с выхода 37 генератора 12 код операции записываетс  в регистр 2. По этому-коду из блока 1 пам ти выбираетс  перва  команда программы . При этом сигнал на выходе 44 исче- зает на выходах 42,43,45 сигналы отсутствуют. По заднему фронту импульса с выхода 38 генератора 12 в регистр 3 записываютс  поле 1 и поле 2 команды, а в регистр 5 - поле 3 и поле 4 команды. С выхода 48 регистра 3 управл ющие сигналы поступают на выходы 34 устройства и восдейст вуют на объект управлени . С выхода 4 регистра немодифицируема  часть адреса следующей команды через первый информационный вход мультиплексора 15 посту- па е т на соответствующие. входы информационного входа регистра 2. Код с выхода 49 регистра 5 настраивает мультиплексор 14 на передачу сигнала модифицируемого разр да адреса с первого информационного входа на выход. По заднему фронту импульса с выхода 39 генера- тора 12 этот си гнал с .выхода мультиплексора 14 запишетс  в триггер 14. Модифицированный разр д адреса с выхода триггера 14 поступит на соответствующий вход первого информационного входа мультиплексора 15 и регистра 2 адреса.

По очередному импульсу с выхода 37 генератора 12 в регистр 2 заноситс  адрес очередной команды и цикл работы устройства повтор етс . Возникша  в процессе выборки из блока 1 пам ти ошибка в команде обнаруживаетс  блоком 13 контрол  и с задержкой (на период следовани  импульса с выходе 37 генератора 12) на выходе 35 формируетс  сигнал сбо .

Режим 2. В этом режиме устройство функционирует при выполнении линейной команды с адресом перехода. При считывании команды из блока 1 пам ти на выходе 42 по вл етс  единичный сигнал. При этом регистр 5 закрываетс , а регистр 4 открываетс  по V-входу. По очередному импульсу с 5 выхода 38 генератора 12 в регистр 3 занос тс  пол  1,2, команды, а в регистр 4 - пол  31 4 команды. Далее команда выполн етс  аналогично режиму 1.

Режим 3. В режиме 3 устройство выпол0 н ет команду ветвлени , Отличие функционировани  в режиме 1 -заключаетс  в следующем. Код провер емого логического услови  с выхода 49 регистра 5 настраивает мультиплексор 14 на проверку соответству5 ющего сигнала логического услови  со входов 30. Этот сигнал с выхода мультиплексора 14 поступает на D-вход триггера 11 и будет  вл тьс  значением модифицированного разр да адреса очеред0 ной команды. Далее устройство функционирует аналогично работе в режиме .

Режим 4. В этот режим устройство переходит при выборке из блока 1 пам ти комай5 ды со ждущим логическим условием. При этом на выходе 43 блока 1 пам ти по вл етс  сигнал. По очередному импульсу с выхода 38 генератора 12 в регистр 3 заноситс  поле 1 и поле 2 команды, в регистр 5 - поле 3 и

0 поле 4 команды и триггер 8 устанавливаетс  в единичное состо ние. С переводом триггера 8 в единичное состо ние счетчики 6, 7 открываютс  по V-входу и мультиплексор 15 настраиваетс  на передачу информации с

5 выхода счетчика б на информационный вход регистра 2 адреса. Мультиплексор 14 настроитс  на передачу сигнала провер емого ждущего логического услови  со входов 30 устройства на D-вход триггера 11.

0 В зависимости от времени выполнени  провер емого логического услови  возможны три случа : случай 1 - провер емое ждущее логическое условие выполн етс  мгновенно, случай 2 - провер емое логиче5 ское условие выполн етс  в течение времени t , удовлетвор ющего неравенству t Гдоп где Хдоп -допустимый интервал времени дл  выполнени  провер емого ждущего логического услови , случай 3 0 провер емое логическое условие не выполн етс  в течение.

Случай 1. По импульсу с выхода 39 генератора 12 значение провер емого логического услови  записываетс  в триггер 11.

5 Так как провер емое условие выполнено, то триггер 11 устанавливаетс  в единичное состо ние . При этом мультиплексор 15 настраиваетс  на передачу информации с первого информационного входа на выход. По импульсу с выхода 37 генератора 12 в регистр

2 заноситс  адрес очередной команды, триггер 8 обнул етс  и устройство переходит в режим 1 или режим 2.

Случай 2. По очередному импульсу с выхода 39 генератора 12, триггер 11 устанавливаетс  в нулевое состо ние. При этом мультиплексор 15 настраиваетс  на передачу кодов адресов с выхода счетчика 6 на регистр 2 адреса. По импульсу с выхода 37 генератор 12 содержимое счетчика б загружаетс  в регистр 2, а в счетчик, загружаетс  код дополнени  времени гдоп до м акси- мальной емкости счетчика 77 С блока 1 пам ти выбираетс  контролируема  команда, Все ее пол  поступают на блок 13 контрол . Блок 13 контрол  провер ет команду на не- искаженность-. По импульсу с выхода 38 генератора 12 содержимое счетчиков б, 7 увеличиваетс наединицу

(f CT6J- СТ 6 1 ,СПНСТ7 И). По импульсу с выхода 39 генератора 12 состо ние триггера 11 подтверждаетс  (остаетс  нулевым). По очередной серии импульсов на выходах 37-39 генератора 12 в устройстве происход т аналогичные процессы (контролируетс  на неискаженность очередна  команда, расположенна  в  чейке блока 1 пам ти по адресу СТ6). Так продолжаетс  до тех пор, пока не выполнитс  провер ёмбТГжОДщее логическое условие. Если это условие выполн етс  то на D-вход триггера 17 поступит единичный сигнал, По импульсу с выхода 39 генератора 12 триггер 11 установитс  в единичное состо ние. При этом мультиплексор 15 настроитс  на передачу кода адреса очередной команды с первого информационного входа на выход. По очередному импульсу с выхода 37 генератора 12 адрес очередной команды с выхода мультиплексора 15 записываетс  в регистр 2 и запуститс  одновибратор 17. При этом триггер 8 установитс  в нулевое состо ние и обнулит счетчик 7. Устройство переходит в режим 1 (2, 3) работы. Из блока 1 пам ти выберетс  очередна  команда. По импульсу с выхода 38 генератора 12 в регистры 3,5 (4) Запишутс  соответствующие пол  команд. Далее устройство будет функционировать в режиме 1(2) аналогично описанному выше алгоритму.

Случай 3. Если в течение времени т.ДОп провер емое логическое условие не выполн етс , то по очередному импульсу с выхода 38 генератора 12 счетчик 7 переполн етс . На выходе переполнени  счетчика 7 по вл етс  сигнал и запускает одновибраторы 17, 18. При этом триггер 8 устанавливаетс  в нулевое состо ние, а триггер 9 - в единичное состо ние. Мультиплексор 15 настраиваетс  на передачу в регистр 2 адреса

очередной команды (первой команды подпрограммы восстановлени  программ) с регистра 4. По импульсу с выхода 371 генератора адрес записываетс  в

регистр 2 и триггер 9 обнул етс . Далее устройство переходит в режим 1(2) и функционирует аналогично описанному выше алгоритму ,

При считывании из блока 1 пам ти последней команды программы на выходе 44 . по вл етс  единичный сигнал. Мультиплексор 15 этим сигналом настраиваетс  на передачу кода операции (адрес первой команды следующей программы). По очередному импульсу с выхода 37 генератора 12 код операции со входа 31 загружаетс  в регистр 2 и устройство переходит к формированию кЬманд следующей программы. Перед окончанием работы устройства из

блока 1 пам ти выбираетс  команда с единичным сигналом в поле 8. При этом триггер 10 уста на вливаетс  в нулевое состо ние, генератор 12 выключаетс , работа устройства прекращаетс  и регистр 2 обнул етс . При

этом из блока 1 пам ти выбираетс  информаци  с единичным сигналом Конец команды на выходе 44. Анализ работы устройства показывает, что в режиме 4 (случай 2 и 3) осуществл етс  контроль команд,- хран щихс  в блоке 1 пам ти. В процессе ожидани  выполнени  провер емого ждущего услови  из блока 1 пам ти выбираютс  и контролируютс  команды реализуемых программ . Если очередна  контролируема  команда принадлежит множеству команд выполн емой программы (принадлежит рабочему сегменту), то на выходе схемы 16 сравнени  по вл етс  .сигнал отказа. Этот сигнал поступает на вход 33 устройства и

останавливает работу устройства (переводит триггер 10 в нулевое состо ние).

Claims (1)

1. При этом в счетчике 6 содержитс  адрес  чейки пам ти с отказавшей командой. Такое решение позвол ет повысить оперативиость восстановлени  отказа устройства и увеличить глубину поиска неисправностей. Формула изобретени  Устройство дл  программного управлени , содержащее блок посто нной пам ти

   команд управлени , регистр адреса, /ре: гистр управл ющих сигналов, счетчик адреса счетчик длительности, триггер ждущего услови , генератор тактовых импульсов, мультиплексор адреса, первый, второй и третий элементы И и ИЛИ и первый одновибратор. причем выходы мультиплексора адреса соединены с информационными входами регистра адреса , выходы которого соединены с адресными входами блока посто нной пам ти

   команды управлени , информационные выходы которого соединены с информационными входами регистра управл ющих сигналов , выходы немодифицированных разр дов которого соединены с входами немодифицированных разр дов адреса первой группы информационных входов мультиплексора адреса, выходы счетчика длительности соединены с входами первого элемента ИЛИ, выход которого соединен с первым инверсным входом первого элемента И, выход которого соединен с синхровхо- дом счетчика длительности, выходы управл ющих сигналов регистра управл ющих сигналов  вл ютс  выходами управл ющих сигналов устройства, отличающее- с   тем, что, с целью повышени  достоверности выдачи управл ющих сигналов, в него дополнительно введены регистр адреса перехода , регистр услови , триггер переполнени , триггер пуска, триггер прове р ёмого услови , блок контрол  на четность, мультиплексор условий, блок сравнени , второй одновибратор, четвертый, п тый и шестой элементы И, четвертый и п тый элементы ИЛИ, причем выходы регистра адреса перехода соединены с третьей группой информационных входов мультиплексора адреса, модифицируемый разр д адреса выходов адреса регистра управл ющих сигналов соединен с информационным входом мультиплексора условий, выход которого соединен с информационным входом триггера провер емого услови . пр мой выход которого соединен с входом модифицированного разр да первой группы информационных входов мультиплексора адреса и с первым входом второго элемента И, выход которого соединен с вторым инверсным входом пер- вого э емента И и первым входом третьего элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом первого одно- вибратора, выход которого соединен с входом сброса триггера ждушего услови , пр мой выход которого соединен с входом разрешени  счетчика длительности, с третьим пр мым входом первого элемента И, с вторым входом второго элемента И, с инверсным входом четвертого элемента И, с первым входом п того элемента И и с входом разрешени  счетчика адреса, выходы которого соединены с четвертой группой информационных входов мультиплексора адреса, с первой группой информационных входов блока сравнени  и  вл ютс  группой выходов адреса отказа устройства, выход которого  вл етс  выходом сигнала останова при отказе и соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом сброса триггера пуска, инверсный выход которого соединен с входом сброса регистра адреса, а пр мой выход - с входом пуска генератора тактовых импульсов , первый выход которого соединен с вто- 5 рым входом третьего элемента И, с входом записи регистра адреса, с улра вл ющим входом блока контрол  на четность, с четвертым пр мым входом первого элемента И, с К и С-входом триггера переполнени ,

   10 второй выход генератора тактовых импульсов соединен с входами пр мого счетчика счетчиков адреса и длительности, с С-входом триггера ждущего услови  и первым входом шестого элемента И, третий выход

   15 генератора тактовых импульсов соединен с входом синхронизации триггера услови , инверсный выход которого соединен с вторым входом п того элемента И, -выход которого соединен с первыми входами

   0 четвертого и п того элементов ИЛИ, выходы которых соединены соответственно с первым и вторым адерсными входами мультиплексора адреса, выход сигнала перехода блока посто нной пам ти команд управлё5 ни  соединен с входами разрешени  регистра адреса перехода, регистра услови  и входом сброса регистра услови , выходы ко да логического услови  и времени бжидгни  блока посто нной пам ти команд управле0 ни  соединены с информационными входами регистра адреса, пе рехода и регистра услови , выход сигнала ждущего услови  блока посто нной пам ти команд управлени  соединен с l-входом триггера ждущего

   5 услови , выход сигнала конца программы блока посто нной пам ти команд управлени  соединен с вторым входом п того элемента ИЛИ, выход сигнала конца работы блока посто нной пам ти команд управле0 ни  соединен с вторым входом четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, входы сигналов логических условий устройства соединены с группой информационных вхо5 дов мультиплексора условий, группа выходов блока посто нной пам ти объединена и соединена с информационными входами блока контрол  на четнос ть, выход которого  вл етс  выходом сигнала сбо  ус0 тройства 1 соединен с управл ющим входом блока сравнени , инверсный выход триггера ждущего услови  соединен с входом сброса счетчика длительности и вторым входом шестого элемента И, выход которого

   5 соединен с входами записи регистра управл ющих сигналов, регистра адреса перехода и регистра услови , выходы кода услови  регистра услови  соединено с адресными входами мультиплексора условий выходы кода длительности соединены с информационными входами счетчика длительности, выходы адреса сегмента выходов адреса регистра управл ющих сигналов соединены с второй группой информационных входов блока сравнени , выход сигнала переполнени  счетчика длительности соединен с вторым входом второго элемента ИЛИ и через второй одновибратор - с входом асинхронной установки триггера переполнени , пр мой выход которого соединен с вторым входом четвертого элемента ИЛИ, вход пуска устройства соединен с входом установки триггера пуска, группа входов кода операции устройства соединена с второй группой информационных входов мультиплексора адреса.

   ,КМ-( | HM-i iKM V I

   t

   KM -4

   |HM-$. ТЧМ-S I

   -t

   ФмЗ:

   :