SU1056193A1 - Устройство дл управлени восстановлением микропрограмм при сбо х - Google Patents

Description

второго элемента ИЛИ, выход которого соединен с первыми управл ющими входами третьего и четвертого блоков элв ментов И, выход пол  второй метки регистра микрокоманд соединен с вторым входом первого элемента ИЛИ и первым входом первого элемента И, выход которого соединен с входом синхронизации регистра адреса возврата, выходы которого соединены с информационными входами четвертого блока элементов И выходы четвертого блока элементов И соединены с второй группой входов блока элементов ИЛИ, первый выход блока контрол  соединен с вторым управл ющим входом второго блока элементов И и первым управл кщим входом первого блока элементов И, второй выход блока контрол  соединен с вторыми управл ющими входами третьего и четвертого блоков элементов И, единичным входом триггера сбо , первыми входами второго и третьего элементов И,третий выход блока контрол  соеди нен с вторым входом первого элемента И, четвертый выход блока контрол  соединен с вторым входом второго элемента ИЛИ, выход конца микропрограммы группы выходов микроопераций устройства соединен с нулевым вхо дом регистра адреса возврата и первым входом третьего элемента ИЛИ, которого соединен с нулевым входом триггера пуска, пр мой выход которого соединен с входом пуска генератора тактовых импульсов, первый выход дешифратора - с вторым входом второго элемента И, второй выход дешифратора

1П

93

с ВТ015ЫМ управл ющим входом третьего элемента И, вторым входом третьего элемента ИЛИ и выходом отказа устройства , выход третьего элемента И соединен с нулевым входом счетчика сбоев и нулевым входом триггера сбо , пр мой выход которого соединен с первым входом четвертого элемента И, выход которого соединен с счетным входом счетчика числа сбоев, выход второго элемента И соединен через одновибратор с зходон синхронизации регистра адреса сбо , выходы которого соединены с первой группой входов схемы сравнени , втора  группа входов которой соединена с выходами регистра адреса микрокоманд и информационными входами регистра адреса сбо , выход схемы сравнени  соединен с третьим входом третьего элемента И, вход эле мента задержки - с вторым входом четвертого элемента И и выходом генератора тактовых импульсов, выход элемента задержки соединен с четвертым входом третьего элемента И, вторым управл ющим входом первого блока элементов И и третьим управл ющим вхо- . дом второго блока элементов И, входы кода операции устройства соединены с асинхронными информационными входами регистра адреса возврата, входы логических условий устройства соединены с вторыми информационными входами второго блока элементов И, выходы третьего блока элементов И соединены с третьей группой входов блока элементов ИЛИ.

Изобретение относитс  к автомаТике и вычислительной технике и может быть использовано при проектировании микропрограммных процессоров с высокой оперативностью восстановлечи  сбоев.

Известно микропрограммное устройство управлени  с восстановлением при сбо х, содержащее блок пам ти микро-, команд, регистр микрокоманд, регистр адреса, блок контрол , блок элементов И, формирователь адреса f ..

Недостатком этого устройства  вл етс  больша  временна  избыточность, обусловленна  тем, что независимо от места возникновени  сбо  при выполнении заданной микропрограммы восстановление микропрограммы осуществл етс  только с фиксированной ее точки.

Известно также устройство контрол  и восстановлени  микропрограмм процессора , содержащее регистр адреса, блок пам ти микрокоманд, регистр микрокоманд , буферные регистры, элементы И, ИЛИ, счетчик и три ггеры 2. 3- 1 НедостаткагАи изв(;стного устройстоа  вл ютс  низка  оперативность восстановлени  и больша  сложность устройства , обусловленные наличием специального блока анализа, определ юi ero возможность восстановлени  микропрограммы путем повтора либо линейной последовательности, либо пбвтора всей микропрограммы Наиболее близким по технической сущности и достигаемому положительному эффекту к изобретению  вл етс  устройство дл  управлени  восстановлением при сбо х, содержащее блок пампти микрокоманд, блок контрол , регистр адреса микрокоманд, регистр мик рокоманд, регистр адреса возврата, счетчик числа сбоев, дешифратор, первый , второй и третий блоки элементов И, генератор тактовых импульсов, триггер пуска, формирователь адреса, причем входы кода операций устройства соединены t первой группой входов регистра адреса микрокоманд, выходы регистра адреса микрокоманд соединены с адресными входами блока пам ти микрокоманд , выходы которого соединены с входами регистра микрокоманд, выход полей базового адреса, кода провер емого логического услови , микроопераций регистра микрокоманд - с группой входов блока контрол , выходы счетчика - с входами дешифратора, выходы формировател  адреса - с входами модифицированной части адреса второй группы входов регистра адреса мик рокоманд, выходы пол  микроопераций . регистра микрокоманд соединены с выхо дами микроопераций устройства, выход генератора тактовых импульсов - с вхо дом считывани  блока пам ти микрокоманд з. Недостатком известного устройства  вл етс  большое врем  восстановлени  сбоев, обусловленное отсутствием анализа места возникновени  сбо  при выполнении микропрограммы, В известном устройстве устранение сбоев осуществл етс  следующим образом . Если повторное считывание искаженной микрокоманды не вызывает искажени  обрабатываемой информации, то сбой -ой микрокоманды устран етс  путем ее повтора, который производитс  не более т раз , Если повторное считывание искаженной микрокоманды ис кажает обрабатываемую информацию, то сбой -ой микрокоманды устран етс  пу 93 тем повтора осей -ой микропрограммы. Если после m повторных считываний микрокоманды или прогонов микропрО - рдммы сбой не исчезает, то фиксируетс  отказ устройства, включаетс  диагностическа  процедура и локализируетс  место возникновени  отказа устройства , Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  управлени  восстановлением микропрограмм при сбо х, содержащее блок пам ти микрокоманд. блок контрол , регистр адреса кикрокоманд , регистр микрокоманд, регистр адреса возврата, счетчик числа сбоев, дешифратор, первый, второй и третий блоки элементов И, генератор тактовых импульсов, триггер пуска, формирователь адреса, причем входы кода операций устройства соединены с первой группой входов регистра адреса микрокоманд , выходы регистра адреса микрокоманд соединены с адресными входами блока пам ти микрокоманд, выходы которого соединены с входами регистра микрокоманд, выходы полей базового адреса, кода провер емого логического услови , микроопераций регистра микрокоманд соединены с группой входов блока контрол , выходы счетчика числа сбоев соединены с входами дешифратора , выходы формировател  адреса - с входами модифицированной части ггнреса второй группы входов регистра адреса микрокоманд, выходы пол  микроопераций регистра микрокоманд - с выходами микроопераций устройства , выход генератора тактовых импульсов соединен с входом считывани  блока пам ти микрокоманд, вход пуска ycTpovicTBa соединен с единичным входом триггера пуска, дополнительно введены регистр адреса сбо , схема сравнени , элемент задержки, одновибратор, триггер сбо , первый, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, четвертый элементов И, блок элементов ИЛИ, причем выходы пол  базового адреса регистра микрокоманд соединены с информационными входами первого блока элементов И , выходы которого соединены с первой группой входов блока элементов .ИЛИ, выходы немодифицируемой части адреса которого соединены с входл -и немодифицируемой ч.зсти адреса второй группы входов регистра адреса,выходы модифицируемой части адреса блока элементов ИЛИ соединены с первой группой входов формировател  адреса, выходы пол  кода провер емого логического услови  регистра микрокоманд соединены с первыми информационными входами второго блока элементов И, с информационными входами третьего блока элементов И и с информационными входами регистра адреса возврата, выходы второго блока элементов И соединены с второй группой входов фор -, мировател  адреса,выход пол  первой меткй регистра микрокоманд соединен c .первым управл ющим входом второго блока элементов И, первым входом nepi вого элемента ИЛИ, выход которого со единен с первым входом блока контрол ,, с первым входом второго элемента ИЛИ, I выход которого соединен с первыми управл ющими входами третьего и четвертого блоков элементов И, выход пол  второй метки регистра микрокоманд соединен с вторым входом первого элемента ИЛИ и первым входом первого элемен та И, выход которого соединен с входо синхронизации регистра адреса возврата выходы которого соединены с информационными входами четвертого блока элементов И,выходы четвертого блока элементов И соединены с второй группой входов блока элементов ИЛИ, первь1Й выход блока контрол  соединен с вторы управл ющим входом второго блока элементов И и первым управл ющим входом первого блока элементов И, второй выход блока контрол  соединен с вторыми управл ющими входами третьего и четвертого блоков элементов И, единичным входом триггера сбо , первыми входами второго и третьего элементов И, третий выход блока контрол  соединен: с вторым входом первого элемента И, четвертый выход блока контрол  соединен с вторым входом второго элемента ИЛИ, выход конца микропрограммы группы выходов микроопераций устройст ва соединен с нулевым входом регистра адреса возврата и первым входом третьего элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, пр мой выход которого соединен с входом пуска генератора тактовых импульсов, первый выход дешифратора с вторым входом второго элемента И, второй выход дешифратора - с вторым управл ющим входом третьего элемента И, вторым входом третьего элемента ИЛИ и выходом отказа устройства, выход третьего элемента И соединен с нулевым входом счетчика числа сбоев и нулевым входом триггера сбо , пр мой выход которого соединен с первым входом четвертого элемента И, выход которого соединен со счетным входом счетчика числа сбоев, выход второго элемента И соединен через одновибратор с входом синхронизации регистра адреса сбо , выходы которого соединены с первой группой входов схемы срав нени ,втора  группа входов которой соединена с выходами регистра адреса микрокоманд и информа1|ионными ёходами регистра адреса сбо , выход схемы сравнени  соединен с третьим входом третьего элемента И, вход элемента задержки - с вторым входом четвертое го элемента И и выходом генератора тактовых импульсов, выход элемента задержки соединен с четвертым входом третьего элемента И, вторым управл ющим входом первого блока элементов И и третьим управл ющим входом второго блока элементов И, входы кода операт ции устройства соединены с асинхронными информационными входами регистра адреса возврата, входы логических условий устройства соединены с вторыми информационными входами второго блока элементов И, выходы третьего блока элементов И соединены с третьей группой входов блока элементов ИЛИ. Сущность изобретени  состоит в повышении быстродействи  путем формировани  адреса первой микрокоманды повтор емого участка в зависимости от точки микропрограм «||, в которой произошел сбой, и места сбо  в формате микрокомандыо При сбо х микрокоманд, которые нельз  устранить их повторным считыванием , необходимо повторно прогон ть не всю микропрограмму, а только ее отдельный участок, начина  с блих айшей контрольной точки. Под контро 1 ными точками понимаютс  те микрокоманды , при повторном считывании которых , а также следующих за ними микрокоманд повтор емого участка микропрограммы обрабатываема  в управл емом объекте информаци  не будет искажена . Формат микрокоманд обычно состоит из пол  базового адреса очередной микрокоманды , пол  кода провер емого огического услови  и пол  микроопераций „ Так как в поле логических условий полезна  информаци  записана только в микрокомандах ветвлени , то это поле в предлагаемом устройстве используетс  дл  записи адреса контрольной точки, к которой необходимо возвратитьс  при неправильном считывании текущей микрокоманды. В данном случае, если адрес контрольной точки равен адресу текущей микрокоманды, происходит ее повторное считывание, Дл  идентификации информации, записанной в поле логических условий, в формат микрокоманды введено поле первой метки о Единичное значение этого пол  соответствует тому,что в поле . логических условий записан код провер емого логического услови , нулевое значение пол  соответствует ситуации , когда в поле логических условий записан адрес контрольной точки. Так как сбой может возникнуть при считывании микрокоманды ветвлени -, то дл  нее также необходимо хранить адрес контрольной точки,, С этой целью в формат микрокоманды введено еще одно поле - поле второй метки„ Единичное значение метки в этом поле свидетельствует о том, что в поле пр вер емого логического услови  формат микрокоманды записан код адреса конт рольной точки, к которой необходимо обратитьс  при считывании со сбоем микрокоманды ветвлени  Таким образом, в предлагаемом устройстве считываемые из блока пам  ти микрокоманд микрокоманды состо т из первого пол  кода базового адреса очередной микрокоманды; второго пол  кода провер емого логического услови  /адреса контрольной точки, третьего пол  первой метки, четвертого пол  второй метки и п того пол  микроопераций. Если при считывании микрокоманд возникает сбой, то в следующем такте считываетс  микрокоманда ее контроль , ной точки о В очередных тактах считываютс  следующие за ней микрокоманды повтор юидегос  участка микрокомандt i Если при повторном считывании ми рокоманды (при первом считывании котОрой происходит сбой) сбой не позникает , то выполнение микропрограммы продолжаетс  В противном случае про изводитс  повторное обращение к конт рольной точке Если в течение критического числа повторений сбой не исчезает , то идентифицируетс  отказ yc ФОЙстваоЕсли при считывании микропрог раммы возникает сбой только во втором поле формата микрокоманды и микрокоманда не  вл етс  микрокомандой ветвлени , то обращени  к контрольной точке не производитс  и продолжаетс  дальнейшее выполнение микропрограммы. Маскирование таких сбоев при формировании микрокоманд, . отказ от воз врата к контрольной точке, позвол ет повысить быстродействие устройства. Таким образом, в предлагаемом уст ройстве реализуетс  плавающа  контрольна  точка, возврат к которой определ етс  точкой возникновени  сбо  в микропрограмме. Это позвол ет при . каждом сбое формировать минимальный . участок повтора 3 На фиг. 1 приведена функциональна  схема предлагаемого устройства дл  управлени  восстановлением микропрограмм при сбо х; на фиг. 2 - функциональна  схема блока контрол . Устройство дл  управлени  восстг новлением микропрограмм при сбо х (фиг, 1) содержит формирователь 1 адреса , регистр 2 адреса микрокоманд, входы 3 кода операции, блок пам ти микрокоманд, регистр 5 микрокоманд с пол ми базового адреса очередной микрокоманды 6, кода логических условий 7, первой метки 8, второй метки 9, микроопераций 10, входы 11 сигналов логических условий, первый блок элементов И 12, блок элементов ИЛИ 13, второй блок элементов И 1U, триггер 15 пуска, генератор 16 тактовых импульсов, схему 17 сравнени , регистр 18 адреса возврата, четвертый блок элементов И 19, третий блок элементов И 20, регистр 21 адреса сбо , первый элемент ИЛИ 22, первый элемент И 23, второй элемент ИЛИ 2, второй элемент И 25, одновибратор 26, четвертый элемент И 27, элемент 28 задержки, блок 29 контрол , выходы 30 микроопераций устройства, выход 31 микроопераций конца микропрограммы, триггер 32 сбо , третий элемент ИЛИ 33, третий элемент И 3, счетчик 35, де-, шифратор 36, вход 37 сигнала пуска устройства, выход 38 сигнала отказа устройства. БЛОК 29 контрол  (фиг. 2) содержит группу входов 39, первый выход О, первый сумматор 1 по модулю два, элемент ИЛИ-НЕ 2, инвертор 43, второй выход kk, второй сумматор 5 по модулю два, элемент ИЛИ kf, четвертый выход 7, третий сумматор 8 по модулю два, первый элемент И 9, первый вход 50, второй элемент И 51 и третий выход 52 Назначение основных элементов уст ройства состоит в следующем Формирователь 1 адреса представл  ет собой сумматор по модулю два и служит дл  формировани  модифицируемой части адреса очередной микрокоманды путем сложени  по модулю два сигналов, поступающих на первую и вт рую группы его входово Регистр 2 слу жит дл  хранени  кода адреса очередной микрокоманды, 8 блоке k пам ти микрокоманд хран тс  микрокоманды, формируемые устройством Устройство формирует микрокоманды трех типов К первому типу относ тс  микрокоманды, в пол  7 кода провер емого логического услови  которых за писан код контрольной точки, к которой необходимо возвратитьс  при считывании данной микрокоманды со сбоем а в пол х первой 8 и второй 9 меток записан нулевой кодо К второму типу относ тс  микрокоманды, в поле 7 код провер емого логического услови  которых записан адрес контрольной точки , к которой необходимо обратитьс  при считывании со сбоем данной микро команды либо микрокоманды ветвлени , выполн емой после данной микрокоманды , 8 поле 8 первой метки записан нулевой код, а в поле 9 второй метки - единичный код К третьему типу микрокоманд относ тс  микрокоманды ветвлени , в поле 7 этих микрокоманд записан код провер емого ло гического услови , в поле 8 первой метки - единичный код, в поле 9 второй метки - нулевой кодо Регистр 5 предназначен дл  хранени  кода считанной микрокоманды и вы дачи ее на блок 29 контрол , выходы микроопераций устройства, на блоки элементов И 12 и t. Блок элементов И 12 служит дл  выдачи при правильном считывании микрокоманды кода базового адреса очередной микрокоман ды через блок элементов ИЛИ 13 на формирователь 1 адреса и регистр 2. Блок элементов И 1 предназначен дл  npoверки сигналов логических условий, поступак цих на входы 11 устройства, кодами логических условий с пол  7 регистра 5 и выдачи результатов проверки на формирователь 1 адреса. Регистр 18 гюзвол ет хранить адрес кон рольной 1ЧКИ, к которой необходимо возвратитьс  при считывании со сбоем микрокоманды третьего типа либо команд первого и второго типов, при считывании которых прюисход т сбои одновременно в пол х 7 и 6 или 10, Блок элементов И 19 служит дл  передачи кода адреса контрольной точки с регистра 18, Блок элементов И 20 позвол ет передавать адрес контрольной точки считанной со сбоем микрокоманды первого или второго типа с пол  7 регистра 5 на блок элементов ИЛИ 13 Триггер 15 служит дл  формировани  сигнала включени  генератора 16 перед выполнением микропрограммы и епо выключени  при отказе устройства или окончани  выполнени  микропрограммы. Вход 37 служит дл  подачи на вход .. триггера 15 сигнала запуска перед началом выполнени  микропрограммы 17 сравнени  позвол ет формировать сигнал при равенстве кодов в регистрах 2 и 21, И 27 служит дл  формировани  сигналов на счетный вход счетчика 35, который служит дл  подсчета числа повторных считываний микрокоманды и выдачи кода этого числа на . входы дешифратора 36, позвол ющего формировать сигнал на первом выходе при содержимом счетчика 35, равном нулю , и на втором выходе при содержимом , счетчика 35, равном числу повторов,при котором ид энтифицируетс  отказ устройства . Элемент И 25 позвол ет формировать сигнал возбуждени  одновибратора 26, который выдает сигнал на вход синхронизации регистра 21. Если текуща  мик к команда считана со сбоем, то на выходе элемента И 25 по вл етс  единичный сигнал При этом одновибратор 26 формирует импульс на вход синхронизации регистра 21,; Длительность этого импульса выбираетс  такой, чтобы обеспечить перезапись в регистр 21 из регистра 2 адреса микрокоманды, при выполнении которой происходит сбой, и исключить запись адреса контрольной точки этот адрес при сбое микрокоманды записываетс  с пол  7 регистра 5 либо с регистра 18 через блоки элементов И 19, 20 и блок элементов ИЛИ 13 в регистр Регистр 21 служит дл  хранени  адреса микрокоманды, при считывании которой происходит сбой. Генератор 16 служит дл  формировани  импульсов на вход считывани  блока k пам ти микрокоманд и считывани  из него по

адресам, хран щимс  в регистре 2, кодов микрокоманд. Элемент 28 задержки предназначен дл  задержки импульсов с выхода генератора 16 на врем  считывани  микрокоманды из блока пам ти микрокоманд, записи ее в регистр 5 и проверки на неискаженность в блоке 29 контрол . Блок 29

;контрол  служит дл  проверки считываемой микрокоманды. Сумматоры 41, 5 и А8 по модулю два провер ют поступающую на их входы информацию. Если информаци  записана в регистре 5 без искажений, то на выходе соответствующего сумматора il (5 и 48) по модулю два сигнал отсутствует.

Блок 29 контрол  функционирует следующим образом

Контроль микрокоманд первого типа. Если микрокоманда считана из блока пам ти в регистр 5 без искажений , то сигналы на выходах сумматоров по модулю два отсутствуют. На вход 50 блока 29 контрол  поступают нулевые сигналы. При этом на выходе tO блока контрол  по вл етс  единичный сигнал, соответствующий факту правильного считывани  микрокоманд. На выходе А сигнал отсутствует (единичное значение сигнала на этом выходе соответствует считыванию микрокоманды со сбоем), Если микрокоманда первого типа считана со сбоем и сбой происходит в пол х 6 или 10, то на выходе сумматора k или kS по модулю два по вл етс  единичный сигнал .. При этом единичный сигнал на

выходе 40 блока 29 контрол  исчезает;

а на выходе kk по вл етс . Если сбой происходит в поле / при считывании микрокоманды первого типа, то на выходе сумматора 48 по модулю два по вл етс  единичный сигнал. Так как на вход 50 поступают нулевые сигналы, то на выходе 40 будет оставатьс  единичный сигнал. Если сбой происходит одновременно в пол х 6 и (или) 10 и 7 считанной микрокоманды, то на выходы 44, 47 и 52 блока контрол  поступают диничные сигналы,

Контроль микрокоманд второго типа, При считывании в регистр 5 микрокоманд второго типа на вход 50 блока 29 контрол  поступает единичный сигнал При возникновении сбо  в микрокоманде впоп х6 и 10 или одновременно в пол х 6, 7 и 10 блок 29 контрол  функционирует аналогично обработке этих сбоев при считывании микрокоманд первого типа. Если сбой возник только в поле 7f то на выходе сумматора 48 по модулю два по вл етс  единичный сигнал. При этом единичный сигнал на выходе 40 блока 29 контрол  исчезает, а на выходах 44 и 52 по вл етс  (единичное значение сигнала на выходе 52 запрещает перезапись информации с пол  7 регистра 5 в регистр 18 .

Контроль микрокоманд третьего типа . .

При считывании микрокоманд третьего типа в регистр 5 на входе 50 блока 29 контрол  присутствует единичный сигнал. Если сбой возник в пол х 6, 7 и 10, то на выходах соответствующих сумматоров 41, 45 и 48 по МО дулю два по вл ютс  единичные сигналы . При этом на выходе 40 единичный сигнал исчезает, а на выходах 44, 47 и 52 по вл етс . При правильном считывании микрокоманды третьего типа значени  сигналов на выходах 40, 44, 47 и 52 аналогичны их значени м при правильном считывании микрокоманд первогЬ и второго типов. Элемент ИЛИ 33 слумит дл  формировани  сигнала обнулени  триггера 15, триггер 32 служит дл  идентификации режима работы устройства. При нулевом состо нии триггера 32 устройство находитс  в режиме выполнени  микропрограммы, при единичном состо нии триггера 32 в режиме восстановлени  сбо . Элемент И 34 предназначен дл  формировани  сигна11а, соответствующего факту устранени  сбо  в считываемой микрокоманде .

Устройство дл  управлени  восстановлением микропрограмм при сбо х функционирует следующим образом.

Перед началом функционировани  триггеры 15 и 32, регистры 2, 21, 18 и 5 и счетчик 35. устанавливаютс  в

нулевое состо ние (входы их обнулени  условно не показаны). На входы 3 устройства поступает код операции и записываетс  в регистры 2 и 18 Одновременно с этим на вход 37 О ступает сигнал начала выполнени  микропрограммы (сигналы на выходы 3 и вход 37 устройства могут поступать, например, от центрального устройства управлени . ЭВМ), При этом триггер 15 устанавливаетс  в единичное состо ние и включает генератор 16 тактовых импульсов. Тактовые импульсы с выхода генератора 16 поступа-,. .

1310

ют на вход считывани  блока пам ти микрокоманд С поступлением первого тактового импульса по коду адреса микрокоманды, поступающему с регистра 2 на адресные входы блока пам ти микрокоманд, с последнего считывани  поступает перва  микрокоманда микропрограммы и записываетс  в регистр 5 микрокоманды Далее код микрокоманды с регистра 5 поступает в блок 29 контрол , а сигналы, микроопераций с пол  10 регистра 5 на выходы 30 микроопераций устройства ,, Если микрокоманда  вл етс  микрокомандой первого типа и считана без сбоев, то на первом выходе Q 29 контрол  по вл етс  единичный сигнал

При поступлении импульса с выхода элемента 28 задержки блок элементоа И 12 оказываетс  открытым по управл ющим входам и базовый адрес очередной микрокоманды с пол  6 регистра 5 поступает на блок элементов ИЛИ 13 и с его выходов - на формирователь 1 адреса и регистр 2 адреса При этом модифицируема  часть базового адреса проходит на входы модифицированной части адреса второй группы входов регистра 2 через формирователь 1 адреса, а немодифицируема  часть базового адреса с блока элементов ИЛИ 13 поступает на входы немодифицированной части адреса второй группы входов регистра 2 непосредственно С приходом на вход считывани  бло(а 4 пам ти микрокоманд очередного импульса с выхода генератора 16 из блока и пам ти микрокоманд считываетс  очередна  микрокоманда в соответствии с адресом, записанным в регистре 2,

Если считываема  микрокоманда  вл етс  микрокомандой второго типа и считана из блока k пам ти микрокоманд в регистр 5 правильно, то сигналы микроопераций с пол  10 регистра поступают на выходы 30 устройства, базовый адрес очередной микрокоманды с пол  6 регистра 5 поступает через блок алементов И 12 на блок элементов ИЛИ V3, адрес контрольной точки с пол  7 регистра 5 записываетс  в регистр 18, открытый по входу синхронизации единичным сигналом с выхода элемента И 2:3 Элемент И 23 при этом открыт ,так как на него поступают единичный сигнал с пол  9 регистра 5 и нулевой сигнал с выхода 52 блока 29 контрол .

93,i,

Далее устройство функционирует аналогично алгоритму при формировании микрокоманд первого типа

Если считываема  микрокоманда  вл етс  микрокомандой третьего типа и считана без искажений, то сигналы микроопераций с пол  10 регистра 5 поступают на выходы 30 микроопераций устройства , код базового адреса с пол  6 регистра 5 поступает через блок элементов И 12 на блок элементов ИШ 13, код провер емого логического услови  с пол  7 регистра 5 на блок элементов И 1U, где провер ет значени  сигналов логических условий, поступающих на входы 11 устройства Сигналы, соответствующие результ1атам проверки логических условий, с выходов блока элементов И k поступают на формирователь 1 адреса, где складываютс  по модулю два с модифицируемой частью адреса очередной микрокоманды, поступающей на формирователь 1 с блока элементов ИЛИ 13

Далее устройство функционирует аналогично алгоритму функционировани  при выполнении микрокоманд первого и второго типов

Если при считывании очередной микрокоманды происходит сбой, то на выходе kk блока 29 контрол  по вл етс  единичный сигнал. При этом регистр 21 открываетс  по входу синхронизации и в него записываетс  с регистра 2 адрес считанной со сбоем микрокоманды В регистр 2 в зависимости от типа микрокоманды , при считывании которой происходит сбой, записываетс  адрес контрольной точки либо с пол  7 регистра 5, либо с регистра 18 Если сбой происходит при считывании микрокоманды первого типа, то адрес контрольной точки в регистр 2 записываетс  с регистра 18 через блок элементов И 19, блок элементов ИЛИ 13 и формирователь 1 адреса Если сбой происходит при считывании микрокоманды второго типа и информаци  в поле 7 регистра 5 не искажена, то адрес контрольной точки в регистр 2 записываетс  с. пол  7 регистра 5 через блок элементов И 1 и блок элементов ИЛИ 13 в регистр 2 Если сбой происходит при считывании микрокоманды третьего типа либо при считывании микрокоманды второго типа (информаци  в поле 7 регистра 5 при считывании этих микрокоманд искажена), то адрес контрольмай точки в регистр 2 записываетс  С регистра 18 через блок элементов И 19, блок элементов ИЛИ 13 и формирователь 1, . С приходом очередного тактового .импульса Q выхода генератора 16 такт вых импульсов из блока k пам ти микрокоманд считываетс  микрокоманда ; контрольной точки и поступает в реi гистр 5. Одновременно этот импульс через элемент И 27 поступает на счет ный вход счетчика 35 и увеличивает его содержимое на единицу При этом единичный сигнал на первом выходе де 1иифратора 36/исчезает. В процессе Повторного считывани  микрокоманд устройство функционирует аналогично алгоритму. При каждом считывании микрокоманд содерк имое счетчика 35 увеличиваетс  на единицу„ Если при повторном считывании искаженной микрокоманды сбой не возникает (на выходе блока 29 контрол  сигнал отсутствует) и при этом число повторов меньше критического Гсигнал на втором выходе дeulифpatoра 36 отсутствует , то на выходе эле мента- И 3 по вл етс  единичный сигнал , так как элемент И 3 открыт по всем входам. Этим сигналом триггер 32 и счетчик 35 обнул ютс . Далее устройство формирует аналогично алгоритму очередные микрокоманды микропрограммы. 1fl 16 Если же после критического числа повторов сбой микрокоманды не исчезает , то содержимое счетчика 35 становитс  равным критическому. При этом на втором выходе дешифратора 36 по вл етс  единичный сигнал, соответствующий факту отказа устройства. Этот сигнал поступает на выход 38 устройства и через элемент ИЛИ 33 устанавливает в нулевое состо ние триггер 15. При этом генератор 16 тактовых импульсов прекращает выдачу тактовых импульсов и устройство переходит в состо ние отказа. После, восстановлени  отказа устройство функционирует аналогично. При считывании последней микрокоманды микропрограммы на выходе 31 конца микропрограммы по вл етс  единичный сигнал. Этот сигнал обнул ет регистр 18 и через элемент ИЛИ 13 триггер 15. При поступлении очередного кода операции на входы 3 устройства оно функционирует аналогично алгоритму,. . При использовании предлагаемого устройства существенно (на 7Q%) уменьшаетс  врем  восстановлени  сбоев путем формировани  адреса первой микрокоманды повтор емого участка микропрограммы в зависимости от характера микрокоманды, при выполнении которой происходит сбой, и места сбо  в ее формате а

фиг 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВОССТАНОВЛЕНИЕМ МИКРОПРОГРАММ ПРИ СБОЯХ, содержащее блок памяти микрокоманд, блок контроля, регистр микрокоманд, регистр адреса микрокоманд, регистр адреса возврата, счетчик числа сбоев, дешифратор, первый, второй и третий блоки элементов И, генератор тактовых импульсов, триггер пуска, формирователь адреса, причем входы кода операций устройства соединены с первой группой входов регистра адреса микрокоманд, выходы регистра адреса микрокоманд соединены с адресными. входами блока памяти микрокоманд, выходы которого соединены с входами регистра микрокоманд, выходы полей базового адреса, кода проверяемого логического условия, микроопераций регистра микрокоманд соединены с группой входов блока контроля, выходы счетчика числа сбоев соединены с входами дешифратора, выходы фор-, миросателя адреса - с входами модифицированной части адреса второй группы входов регистра адреса микрокоманд, выходы поля микроопераций регистра микрокоманд - с выходами микроопера ций устройства, выход генератора тактовых импульсов соединен с входом считывания блока памяти микрокоманд, вход пуска устройства соединен с единичным входом триггера пуска, отличающееся тем, что, с целью повышения быстродействия, в устройство введены регистр адреса сбоя, схема сравнения, элемент задержки, одновибратор, триггер сбоя, первый, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, четвертый блок элементов И и блок элементов ИЛИ, причем выходы поля базового адреса регистра микрокоманд соединены с информационными . с входами первого блока элементов И, выходы которого соединены с первой группой входов блока элементов ИЛИ, выходы немодифицируемой части адреса которого соединены с входами немоди,„.1056193 фицируемой части адреса второй группы входов регистра адреса, выходы модифицируемой части адреса блока эле- j ментов ИЛИ соединены с первой группой· входов формирователя адреса, выходы поля кода проверяемого логического ус· ловия регистра микрокоманд - с первыми информационными входами второго блока элементов И, с информационными входами третьего блока элементов И и с информационными входами регистра адреса возврата, выходы второго блока элементов И соединены с второй группой входов формирователя адреса, выход поля первой метки регистра микрокоманд соединен с первым управляющим входом второго блока элементов И, первым входом первого элемента ИЛИ, выход которого соединен с первым входом блока контроля, с первым входом

   1П56193 второго элемента ИЛИ, выход которого соединен с первыми управляющими входами третьего и четвертого блоков элементов И, выход поля второй метки регистра микрокоманд соединен с вторым входом первого элемента ИЛИ и первым входом первого элемента И, выход которого соединен с входом синхронизации регистра адреса возврата, выходы которого соединены с информационными входами четвертого блока элементов И_к выходы четвертого блока элементов И соединены с второй группой входов блока элементов ИЛИ, первый выход блока контроля соединен с вторым управляющим входом второго блока элементов И и первым управляющим входом первого блока элементов И, второй выход блока контроля соединен с вторыми управляющими входами третьего и четвертого блоков элементов И, единичным входом триггера сбоя, первыми входами второго и третьего элементов И,третий выход блока контроля соединен с вторым входом первого элемента И, четвертый выход блока контроля соединен с вторым входом второго элемента ИЛИ, выход конца микропрограммы группы выходов микроопераций устройства соединен с нулевым вхсе дом регистра адреса возврата и первым входом третьего элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, прямой выход которого соединен с входом пуска генератора тактовых импульсов, первый выход децшфратора - с вторым входом второго элемента И, второй выход дешифратора с вторым управляющим входом третьего элемента И, вторым входом третьего элемента ИЛИ и выходом отказа устройства, выход третьего элемента И соединен с нулевым входом счетчика сбоев и нулевым входом триггера сбоя, пря- , мой выход которого соединен с первым . входом четвертого элемента И, выход которого соединен с счетным входом счетчика числа сбоев, выход второго элемента И соединен через одновибратор с входом синхронизации регистра ' адреса сбоя, выходы которого соединены с первой группой входов схемы сравнения, вторая группа входов^которой соединена с выходами регистра адреса микрокоманд и информационными входами регистра адреса сбоя, выход схемы сравнения соединен с третьим входом третьего элемента И, вход эле** мента задержки - с вторым входом четвертого элемента И и выходом генератора тактовых импульсов, выход элемента задержки соединен с четвертым входом третьего элемента И, вторым управляющим входом первого блока элементов И и третьим управляющим вхо- . дом второго блока элементов И, входы кода операции устройства соединены с асинхронными информационными входами регистра адреса возврата, входы логических условий устройства соединены с вторыми информационными входами второго блока элементов И, выходы третьего блока элементов третьей группой ментов ИЛИ.

   И соединены входов блока с · элеНедостатком этого устройства является большая временная избыточность, обусловленная тем, что независимо от места возникновения сбоя при выполнении заданной микропрограммы восстановление микропрограммы осуществляется только с фиксированной ее точки.

   Известно также устройство контроля и восстановления микропрограмм процессора, содержащее регистр адреса, блок памяти микрокоманд, регистр микрокоманд, буферные регистры, элементы И, ИЛИ, счетчик и триггеры [2].