SU1027726A1 - Микропрограммное устройство управлени - Google Patents

Description

мени, выход которого соединен с единичным входом триггера отказа, вход установки начального состо ни  устройства соединен с нулевыми входами регистра микрокоманды, триггера отказа и с первыми входами первого, второго и третьего элементов ИЛИ, выход Конец участка микропрограммы группы выходов микроопераций устройства соединен с вторым входом третьего элемента ИЛИ, с первым входом второго элемента И и через второй элемент задержки соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом счетчика времени, первый выход блока контрол  соединен с вторыми управл ющими входами первого и второго блоков элементов И, с единичным входом триггера блокировки и вторым входом второго элемента И, вход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с нулевым входом триггера блокировки, нулевой выход которого соединен с вторым входом третьего элемента И, выход третьего элемента И соединен с управл ющим входом ассоциативного блока пам ти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами , четвертого элемента ИЛИ, выход которого через первый одновибратор соединен с пр мым входом четвертого элемента И, выход четвертого элемента И соединен с управл ющими входами третьего блока элементов И, выходы которого соединены с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ, выходы блока элементов ИЛИ соединены с единичным входами счетчика времени, второй выход

блока контрол  соединен с входом втрого одновибратора и инверсным входом четвертого элемента И,

2. Устройство по п.1, о т л и .чающеес  тем, что блок формировани  адреса содержит группу элементов И и-группу сумматоров по модулю два, причем входы немодифицируемой части адреса второй группы входов блока соединены с выходами немодифицируемой части адреса группы выходов блока, входы модифицируемой части адреса второй группы входов блока соединены с первой группой входов сумматоров по модулю два группы, выходы которых соединены с входами модифицированной части адреса группы входов блока, входы кода провер емого логического услови  второй группы входов блока соединены с первыми входами элементов И группы, перва  группа входов блока соединена с вторыми Входами эле . ментов И группы, выходы которых соединены с второй группой входов сумMatopoB по модулю два группы.

3. Устройство по П.1, отличающеес  тем, что блок кон грол  содержит первый, второй и третий сумматора по модулю два и элемент ИЛИ,причем перва  группа входов блока соединена с входами первого сумматора по модулю два, выход которого соединен с первым входом элемента ИЛИ, вьгход которого  вл етс  первым выходом блока контрол , втора  группа входов блока контрол  соединена с входами второго сумматора по модулю два, выход которого соединен с вторым входом элемента ИЛИ, треть  группа выходо блока контрол  соединена с входами третьего сумматора по модулю два, выход которого  вл етс  вторым выходом блока контрол .

.1

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании микропрограммных управл ющих устройств электронных вычислительных машин.

Известно микропрограммное устройство управлени , содержащее запоминающие устройства, регистры адресов и микрокоманды, счетчик, элементы И, а также блок контрол  tl .

Недостатком указанных устройств  вл етс  низка  отказоустойчивость, обусловленна  тем, что число повторо реализации соответствующих участков микропрограммы в случае сбо  фиксировано . Это обсто тельство не позвол ет гибко использовать временную избыточность, устройства.

Наиболее близким по технической сущности и достигаемому эффекту к :предлагаемому  вл етс  микропрограммное устройство управлени , содержащее посто нный и ассоциативный запоминающие блоки, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времеми , триггер отказа, блок контрол , первый, второй и третий блоки элементов И, первый и второй элементы И, блок формировани  адреса, причем входы кода операции устройства соединены с первой группой входов регистра текущего адреса, входы сигналов п(эовер емых логических усло; ВИЙ сбединены с первой группой входов блока формировани  адреса, выходы которого соединены с информационными входами первого блока элементов И, выходы которых соединены со второй группой входов регистра текущего адреса, выходцы которого соединены с адресными входами ассоциативного блока пам ти .и q адресными входами посто нного блока пам ти , выводы которого соединены с информационными; входами регистра микрокоманды , выходы лервбго пол  которого соедйнен Ь1 с втЫрой группой входр в -блока |форми1рШа н и  адрес а и с первой группой входов блока контрол , выходы .Btoporo пол  - рёгистрэ микрокоманды соединены с второй группой входОв блок кОйтроп  и с инфррма циОйными вХОда| |14 в те рого блока элементов И; выходы   л ютс  выходами микроопераций устройства , выходы ассоциативного блока пам ти соединены с информационны входами регистра кода времени, выходы которого соединены с третьей группой входов блока контрол  и с информационными входами третьего блока элементов И, счетный вход счечика времени соединен с первыми управл ющими входами первого и второг блоков элементов И, единичный выход Триггера отказа соединен с выходом сигнала отказа устройства, а нулевой выход соединен с первом входом

первого элемента И, второй вход которого соединён с входом тактовых импульсов устройства,, а выход соединен с управл ющим входом посто нного запоминающего устройства С.} Недостатками данного устройства  вл ютс  низкие отказоустойчивость, оперативность восстановлени  сбоев и как следствие, низка  надежность. Низка  отказоустойчивость функ- ционировани  устройства обусловлена частым обращением к ассоциативному блоку пам ти в процессе его функци- . онирювани .

5 В случае возникновени  сбо  при считывании очередной микрОксжанды из посто нного блока пам ти, в устройстве - прототипе происходит повторг ное считывание кода времени из асео0 циативного блока пам ти по коду адреса первой микрокоманды реализуемого участка микропрограммы. Если сбой произошел при выполнении i-и микрокоманды выполн емого участка микропрограммы, то Обращение к ассоциативному блоку пам ти будет осуществл тьс  по адресу первой микрокоманды это го участка микропрограммы дО момента устранени  сбо . Если сбой не исчезнет (т.е. наступил отказ устройства , то обращение к ассоциативному блоку пам ти будет осуществл тьс  в течение всего допустимого, времени, код которого записан в счетчик времени. Веро тность возникновени  сбо  при считывании инфо0мации из ассоциативного блока пам ти с увеличением числа обращений к нему увеличиваетс . Число .искажений считываемого из ассоциативного блока пам ти кодй допустимого в|5емени вытгскпнени  участка микропрограммы, необнаруживаемых блоком контрол , при этом возрастает. Возможны два вида необнаруживаемйх искажений кода до пустимого времени выполнени : искаженное значение кода допустимого времени выполнени  больше допустимого значени ; искаженное значение кода допустимого времени выполнени  0 меньше допустимого значени .

При первом виде искажени  отказ микропрограммного устройства управлени  фиксируетс  с задержкой. При 9ТОМ врем  исправного действи  5 устройства-прототипа уменьшаетс .

При втором виде искажений отказ устройства - прототипа может быть сформирован раньше, чем окончитс  врем  выполнени  участка микропрограммы , в то врем  как дл  восстано лени  сбоев микрокоманд и завершени выполнени  участка микропрограмм можно былобы использовать дополнительные такты работы.устройства. . Следовательно, надежность известного микропрограммного устройства управлени   вл етс  низкой избольшого числа обращений к ассоциативному блоку пам ти (при каждом считывании микрокоманд со сбоем из посто нного блока пам ти и при считывании первой микрокоманды каждого участка микропрограммы). Кроме того, в устройстве-прототипе с возникновением сбо  при считывании п-й микрокоманды j-ro участ ка микропрограммы осуществл етс  повторное выполнение j-ro участка микропрограммы, начина  с первой микрокоманды. При этом веро тность возникновени  сбоев в работе устрой ства увеличиваетс , что также снижа Отказоустойчивость устройства-прототипа . Так как при восстановлении счита ной со сбоем п-й микрокоманды в устройстве-прототипе ос-уществл етс  повторное считывание микрокоманд j-ro участка микропрограммы, то число тактов работы устройства по восстановлению считанной со сбоем микрокоманды сравнимо с минимальным числом тактов работы устройства по формированию микрокоманд j-ro участка микропрограммы. Это обуслав ливает низкую оперативность восстановлени  сбоев. Таким образом, указанные недостатки снижают надежность устройства и оперативность восстановлени  микрокоманд при сбо х. Цель изобретени  - повышение надежности микропрограммного устройства управлени . . Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее посто н ный и ассоциативный блоки пам ти, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времени, триггер отказа, блок контрол , первый, второй и тре тий блоки элементов И, первый и второй элементы И, блок формировани  адреса, причем входы кода операции устройства соединены с первой группой входов регистра текущего адреса, входы сигналов провер емых логических условий соединены с первой группой входов блока формировани  адреса, выходы которого соединены с информационными входами первого блока элементов И, выходы первого блока элементов И соединены с второй группой входов регистра текущего адреса, выходы которого соединены с информационными входами ассоциативного блока пам ти и с адресными входами посто нного блока пам ти, выходы посто нного блока пам ти соединены с информационными входами регистра микрокоманды, выходы первого пол  которого соединены с второй группой входов блока формировани  адреса и с первой группой входов блока контрол , выходы второго пол  t регистра микрокоманды соединены с второй группой входов блока контрол  и с информационными входами второго блока элементов И, выходы второго блока элементов И  вл ютс  выходами микроопераций устройства, выходы ассоциативного блока пам ти соединены с информационными входами регистра кода времени, выходы которого соединены с третьей группой вхоДов блока контрол  и с информационными входами третьего блока элементов И, счетный вход счетчика времени соединен с первыми управл ющими входами первого и второго блоков элементов И, единичный выход триггера отказа соединен с выходом сигнала отказа устройства, а нулевой выход три|- гера отказа соединен с первым входом первого элемента И, второй вход которого соединен с входом тактовых импульсов устройства, выход первого элемента И соединен с управл ющим входом посто нного блока пам ти, введены первый и второй элементы задержки, первый, второй , третий и четвертый элементы ИЛИ, первый и второй одновйбраторы, третий и четвертый элементы И, триггер блокировки, блок элементов ИЛИ, причем выход первого элемента И соединен с первым входом третьего, элемента И и через первый элемент задержки соединен с первыми управл ющими входами первого и второго блоков элементов И и со счетным входом счетчика времени, выход которого соединен с единичным входом триггера отказа, вход установки начального состо ни  устройства соединем с нулевыми входами регистра микрокоманды , триггера отказа и с первыми входами первого, второго и .третьего элементов ИЛИ, выход Конец участка микропрограммы группы выходов микроопераций устройства соединен с вторым входом третьего элемента ИЛИ, с первым входом второго элемента И и через второй элемент задержки соединен с вторым входом ггервого элемента ИЛИ, выход которого соединен с нулевым входом счетчика времени, первый выход блока контрол  соединен с вторыми управл ющими входами первого и второго блока элементов И, с единичным входом триггера блокмро&.ки и вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго эле мента ИЛИ соединен с нулевым входом триггера блокировки, нулевой выход которого .соединен с вторым входом. третьего элемента И, выход третьего элемента И соединен с управл ющим входом ассоциативного блока пам ти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами четвертого элемента ИЛИ, выход которого через первый одновибратор соединен с пр мым входом четвертого элемента И, вы ход четвертого элемента И соединен с управл .щими входами третьего бло Элементов И, выходы которого соедине ны с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ,, выходы блока элементов ИЛИ соединены с единичными входами счетчика времени, второй выход блока контрол  соединен с входом второго одновибратора и инверсным входом четвертого элемента И. Блок формировани  адреса содержит группу элементов И, группу сумматоров по модулю два, причем входы иемодифицируемой части адреса второй группы входов блока соединены с выходами немодифицируемой части адрёса группы выходов блока, входы мо дифицируемой части адреса второй группы входов блока соединены с пер вой группой входов сумматоров по мо дулю два группы, выходы которых сое динены со входами модифицированной ча ти адреса группы выходов блока,входы к да провер емого логического услови  в рой группы входов блока соединены с первыми Входами элементов И группы, перва  группа вхЬдов блока соединена с вторыми входами элементов И груп-. пы, выходы которых соединены с второй группой входов сумматоров по модулю два группы;. Кроме того, блок контрол  содержит первый, второй и третий сумматоры по модулю два, элемент ИЛИ, причем перва  группа входов блока соединена с входами первого сумматора по модулю два, выход которого соединен с первым входом элемента ИЛИ, выход которого  вл етс  первым выходом блока контрол , втора  группа входов блока контрол  соединена с входами второго сумматора по модулю два., выход которого соединен с вторым входом элемента ИЛИ, треть  группа входов блока контрол  соединена с входами третьего сумматора по модулю два, выход которого  вл етс  вторым выходом блока контрол . Сущность изобретени  состоит в повышении отказоустойчивости устройства и оперативности восстановлени  микрокоманд при сбо х путем увеличени  веро тности безотказной работы средств контрол  и уменьшени  времени выполнени  участков микропрограммы . При считывании первой микрокоманды текущего участка микропрограммы из посто нного запоминающего устройства, из ассоциативного запоминающего устройства считываетс  и записываетс  в счетчик времени код времени, в течение которого этот участок микропрограммы должен быть выдан на выходы микроопераций устройства . Величина этого кода времени дл  каждого участка микропрограммы задаетс  сво , она определ етс  максимальным временем,, в течение которог го могут быть сформированы микрокоманды данного участка микропрограммы. Если очередна  1-  микрокоманда j-ro участка считываетс  со сбоем из посто нного блока пам ти и текущее врем  выполнени  участка микропрограммы меньше допустимого времени то она на выходы микроопераций устройства не выдаетс . При этом она считываетс  повторно и снова провер етс  . Если микрокоманда повторно считана правильно, то она поступает на выходы микооопераций устройства , и с поступлением очередного 9 тактового импульса формируетс  (i-f микрокоманда j-ro участка микропро раммы. Если же повторно микрокоман да считываетс  со сбоем и врем , отведенноена ее выполнение, не кон чилось, то она аналогично описанному выше алгоритму считываетс  т тий раз и провер етс , Если после п повторных считывани 1-й микрокоманды (тактов )сбой не исчезнет и допустимое врем , отведе ное на ее выполнение.вышло, то фиксируетс  отказ микропрограммного устройства управлени . Отказ устройства фиксируетс  и при выполнении Е-й микрокоманды j-r участка если врем  на выполнение вс го Е-го участка кончилось, а участок осталс  невыполненным. :уод допустимого интервала времен считываетс  одновременно со считыва нием первой микрокоманды j-ro участ ка микропрограммы, записываетс  в счетчик времени и хранитс  в нем до окончани  выполнени  j-ro участка микропрограммы. Введение третьего элемента И и обусловленных им св зей позвол ет формировать сигнал на управл  ющий вход ассоциативного блока пам ти. Введение третьего элемента ИЛИ и обусловленных им св зей позвол ет формировать сигнал на нулевой вход регистра кода времени. Введение первого элемента задержки позвол ет формировать сигналы на первые управл ющие входы первого и второго блоков элементов И и на счетный вход счетчика времени . Введение второго элемента ИЛИ и обусловленных им св зей позвол ет формировать сигнал на нулевой вход триггера блокировки. Введение триггера блокировки и обусловленных им св зей позвол ет управл ть считыванием информации из ассоциативного блока пам ти. Введение четвертого элемента ИЛИ первого одновибратора, четвертого элемента И и обусловленных ими св зей позвол ет управл ть выдачей кода времени из регистра кода времени на .счетчик времени через блок -элементов ИЛИ, Введение второго элемента задержки , первого элемента ИЛИ и обус ловленных ими св зей позвол ет фор26 10 нулевой мировать сигнал на счетчика времени. Введение второго одновибратора и обусловленных им св зей позвол ет формировать сигнал, соответствующий дополнительному коду минимального времени выполнени  участка микропрограммы и выдачи его на вторые входы соответствующих элементов ИЛИ блока элементов ИЛИ. Введение блока элементов ИЛИ и обусловленных им св зей позвол ет передавать на единичные входы счетчика времени дополнительный код допустимого времени выполнени  j-ro участка микропрограммы. Соединение выходов регистра текущего адреса с адресными входами ассоциативного блока пам ти позвол ет считывать по адресу первой микрокоманды j-ro участка микропрограм- , мы дополнительный код времени выполнени  участка- микропрограммы. На фиг, 1 представлена функциональна  схема микропрограммного устройства управлени  с исправлением ошибок; на фиг,2 - функциональна  схема блока формировани  адреса; на фиг. 3 - блока контрол . Устройство содержит (фиг.1j входы 1 кода операции, регистр 2 текущего адреса, посто нный блок 3 пам ти , регистр Ц микрокоманды с первымполем 4,1 и вторым полем .2, блок 5 формировани  адреса, первый блок элементов И 6, входы 7 сигналов логических условий, второй блок элементов И 8, выходы 9 микроопераций устройства, третий элемент И 10, ассоциативный блок Г1 пам ти, регистр 12 кода времени, третий блок элементов И 13, третий элемент ИЛИ 1, вход 15 тактовых импзльсов, первый элемент И 16, первый элемент 17 задержки , второй элемент И 18, второй элемент ИЛИ 19, триггер 20 блокировки , четвертый элемент ИЛИ 21, первый одновибрэтор 22, четвертый элемент И 23, второй элемент 2 задержки , блок 25 контрол , первый элемент ИЛИ 26, счетчик 27 времени, второй одновибратор 28, вход 29 установки устройства в начальное состо ние , триггер 30 отказа, выход 31 сигнала отказа, блок элементов ИЛИ 32, группу выходов 33 (фиг,2; группу сумматоров 3 по модулю два группу входов 35, группу элементов И 36, а также первую группу входов 37 (фиг.3 ),первый сумматор 38 по модулю два, элемент ИЛИ 39, первый выход 0, вторую группу входов itljBTO рой сумматор 2 по модулю два, третью группувходов 3, третий сумматор kk по модулю два, второй выход . Входы 1 кода операции служат дл  выдачи кода операции на регистр 2 текущего адреса, который служит дл  хранени  кода адреса очередной микрокоманды и выдачи его на адресные входы посто нного блока 3 пам ти и ассоциативный блок 11 пам ти запоминающего устройства. В блоке 3 хран тс  коды микрокоманд , формируемых микропрограммным устройством управлени  с исправлением ошибок. Кажда  микрокоманда, считываема  из блока 3, состоит из трех полей: пол  кода микроопераций , пол  кода базового адреса очередной микрокоманды, пол  кода провер емого логического услови . Регистр Ц предназначен дл  хране ни  считанной из блока 3 микрокоманды . При этом в поле .2 хранитс  первое поле считанной микрокоманды, а в поле 4.1 - второе и третье пол  считанной микрокоманды. Блок элементов И 8 служит дл  пе редачи информации с пол  .2 регистра на выходы 9 устройства при наличии разрешающих сигналов на пер вом и втором управл ющих входах. В блоке 11 хран тс  дополнительные коды, соответствующие допустимому времени выполнени  j-ro участка микропрограммы. Информаци  из блока 11 считываетс  только при пер вом считывании из блока 3 первой ми рокоманды выполн емого участка микропрограммы и записываетс  в регист 12. Регистр 12 предназначен дл  хра нени  дополнительного кода времени, считанного с блока 11, и выдачи его через блок элементов И 13 при наличии сигнала на управл ющем входе по леднего через блок элементов ИЛИ 32 на единичные входы счетчика 27. Элемент И 10 служит дл  формирова ни  сигнала на управл ющий вход блока 11. Элемент И 16 позвол ет передавать тактовые импульсы с входа 15 на управл ющий вход блока 3, на элемент И 10 и на элемент 17 задержки при правильном функционировании микропрограммного устройства управлени  (триггер 30 находитс  в нуле612 вом состо нии ) и блокировать выдачу импульсов с входа 15 в противном случае (триггер 30 находитс  в единичном состо нии ). Элемент 17 задержки предназначен дл  задержки тактового импульсе с выхода элемента И 16 на врем  считывани  информации из блока 3, записи ее в регистр k и проверки правильности ее считывани  в блоке 25 контрол . Триггер 20 блокировки предназначен дл  управлени  считыванием информации из блока 11. При неправильном считывании первой микрокоманды Jfo участка микропрограммы (первом ее считывании ;триггер 20 устанавливаетс  8 единичное состо ние, и находитс  а этом состо нии до конца выполнени  j-ro участка микропрограммы .. Элемент ИЛИ 21 предназначен дл  формировани  сигнала, соответствующего ненулевому содержимому регистра 12. Одновибратор 22 позвол ет формировать по входному сигналу с задержкойТ выходной импульс и выдачу его eрез элемент И 23 при правильном счи тывании информации из блока 11 на управл ющий вход блока элементов И 13. Врем  задержки определ етс  временем контрол  правильности считывани  кода времени из блока 11 и записи его в регистр 12. Элемент 2k задержки предназначен дл  задержки сигнала Конец участка микропрограммы на врем  выдачи микрокоманды на выходы 9 устройства. Счетчик 27 служит дл  подсчета времени Выполнени  j-ro участка микропрограммы . При правильном считывании кода времени выполнени  j-ro участка микропрограммы в счетчик 27 записываетс  с выходов регистра 12 дополнительный код времени выполнени  j-ro участ ка. При каждом считывании информации из блока 3 (как правильном, так и неправильном ) на счетный вход счетчика 27 поступает тактовый импульс и его содержимое увеличиваетс  при этом на единицу. При считывании последней мик рокоманды j-ro участка микропрограммы сигнал Конец участка микропрограммы поступает на нулевой вход счетчика. При этом счетчик 27 обнул етс . Если после обращений к блоку 3 все микрокоманды j-ro участка микропрограммы устройством на выходы не выданы, то сметчик 27 переполн етс  и на его выходе по пп етс  импульс , идентифицирующий отказ, устрой ства. Триггер 30 отказа предназначен дл  формировани  сигнала на выход 3 при отказе устройства. При этом так товые импульсы с входа 15 через эле мент И 16 на элементы устройства до восстановлени  отказа устройства не поступают. Блок 5 формировани  адреса служи дл  формировани  адреса очередной микрокоманды и выдачи его через бло элементов И 6 на регистр 2. На вторую группу входов блока 5 поступает код базового адреса (i+l) микрокоманды и код провер емого логического услови . На первую группу входов блока 5 поступают сигналы логических условий . Блок 5 формировани  адреса (фиг.2 функционирует следующим образом,, В заисимости от содержимого кода провер емого логического услови  бл работает в двух режимах. Первый режим работы .соответствует нулевому значению логического слови , т.е. формированию микропрограммным устройством управлени  микрокоманд на линейных участках выполн емой микропрограммы . Адрес очередной микрокоманды , формируемый на выходах 33 блока 5, соответствует адресу на входе. Так как на входе 35 код нулевой, то на выходах группы элементов И Зб сигналы отсутствуют и код с входа проходит через группу сумматоров 3 по модулю два на выходы модифицированной части адреса группы выходо 38 без изменений. Немодифицированн  часть кода адреса группы выходов 33 с входом немодифицируемой части адреса группы входов поступает непосредственно. Второй режим работы. Содержимое кода на .входе 35 отличное от нул . Этот режим соответствует формированию микропрограммным устройством управлени  очередной микрокоманды в точке ветвлени  микропрограммы, т.е..после проверки логического услови , заданного кодом на входе 35. При этом результат проверки заданных кодом логических условий выходов группы элементов И 36 поступает на группу сумматоров 3 по модулю , два, где суммируетс  по модулю два с кодом модифицируемой части адреса. Назначение функциональных элементов блока 25 контрол  (фиг.З) состоит в следующем , Сумматор 38 по модулю два предназначен дл  контрол  на четность адресной масти формируемой устройством микрокоманды. Сумматор k2 по модулю два предназначен дл  контрол  на четность операционной части микрокоманды, формируемой устройством. Сумматор по модулю два предназначен дл  контрол  правильности считывани  дополнительного кода времени j-ro участка микропрограммы из блока 11. Блок 25 контрол  функционирует следующим образом. Если информаци  из блоков 3 и 1 1 считываетс  правильно, то на выходах сумматоров 38, 2 и 44 по модулю два сигналы отсутствуют. При неправильном считывании адресной или операционной части микрокоманды из блока 3 на выходе соответственно сумматора 38 или сумматора 42(или обоих сразу )по вл ютс  единичные сигналы, которые через элемент ИЛИ 39 поступают на выход 40 устройства. При неправильном считывании ин (1юрмации из блока 11 на выходе сумматора 44 возникает сдиничный сигнал, ко.торый поступает на выход 45. Микропрограммное устройство управлени  (фиг.1) функционирует следующим образом. Перед началом работы устройства регистры 2, 4 и 12, триггеры 20 и 30 и счетчик 27 наход тс  в нулевом состо нии . Код первой микрокоманды первого участка микропрограммы с группы вхоИОВ 1 поступает на регистр 2. По очередному тактовому импульсу, поступающему с входа 15 устройства на управл ющий вход блока 11 и через элемент И 10 на управл ющий вход блока 11, из блока 3 происходит считывание первой микрокоманды в peгиctp (, а из блока 3 происходит считывание дополнительного кода допустимого времени выполнени  первого участка реализуемой микропрограммы. Далее записанна  в регистры 4 и 12 информаци  поступает на контроль в блок 25 контрол . 151 Далее в, зависимости от результато контрол  устройство функционирует в одном из четырех режимов. Первый режим. Правильное считывание информации из блоков 3 и 11, Второй режим.Правильное считывание информации с блока 11 и сбой при считывании информации с блока 3Третий режим. Правильное считывание информации с блока 3 и сбой при считывании информации с блока 11. Четвертый режим. Сбой при считывании информациии с блоков 11 и 3. Функционирование устройства в первом режиме. При правильном считывании информации из блоков 3 и 11 сигналы на пе вом и втором выходах блока 25 контрол  -25 отсутствуют. Так как содержи мое регистра 12 не равно нулю, то на выходе элемента ИЛИ 21 по вл етс  сигнал. Задержанный одновибратором 22 си| нал с выхода элемента ИЛИ 21 не вбздействует на управл ю1чий вход блока элементов И 13. Дополнительный код времени с регистра 12 поступает через блок элементов И 13 на счетчик 27 времени. Тактовый импульс, задержанный элементом 17 задержки на врем , поступает на первые управл ющие входы блоков элементов И 6 и 8 и на счетный вход счетчика 27. При этом адрес очередной микрокоманды с выходов блока 5 формировани  адреса через блок элементов И 6 поступает на регистр 2, операционна  часть микрокоманды с пол  А.2 регистра k через блок элементов И 8 поступает на выходы микроопераций устройства и содержимое счетчика 27 увеличиваетс  на единицу. С поступлением очередного и последующих тактовых импульсов на вход 15 устройства осуществл етс  формирование второй и последующих микрокоманд первого участка микропро - раммы по описанному выше алгоритму . Особенностью функционировани  устройства при этом будет то, что при считывании второй и последующих микрокоманд первого участка микропрограммы информаци  из блока 11 в регистр 12 считыватьс  не будет, так как в нему возможно обращение по адресам первых микрокоманд выполн е мых участков микропрограмм. При фор мировании последней микрокоманды пе вого участка микропрограммы на соот 6 ветствующем выходе Конец участка программы группы выходов 9 по витс  единичный сигнал. Этот сигнал установит в нулевое состо ние регистр 12 через элемент ИЛИ 1, через элемент 2 задержки и элемент ИЛИ 26 установит в нулевое состо ние сметчик 27, через элемент И 18 и элемент ИЛИ 19 подтвердит нулевое состо ние триггера 20. Адрес первой микрокоманды второго участка микропрограммы с пол  k регистра i, пройд  ерез блок 5 и блок элементов И 6, Записываетс  в регистр 2, Далее микропрограммное устройство управлени  функционирует аналогично описанному выше алгоритму Функционирование устройства во втором режиме. При считывании из блока 3 кода первой микрокоманды первого участка микропрограммы со сбоем на первом выходе блока 25 контрол  по вл етс  единичный сигнал. При этом триггер 20 устанавливаетс  в единичное состо ние , а блоки элементов И 6 и 8 закрываютс  по второму управл ющему входу . Тактовым импульсом, задержанным элементом 17 задержки, микрокоманда с пол  k,2 регистра k на выходы 9 устройства через блок элементов И 8 не выдаетс , адрес очередной микрокоманды в регистр 2 не записываетс , содержимое счетчика 27 увеличиваетс  на единицу. С приходом очередного тактового импульса на вход 15 устройства из блока 3 осуществл етс  повторное считывание первой микрокоманды. Так как триггер 20 находитс  а единичном состо нии, то на управл ющий вход блока 11 импульс не поступает (информаци  из блока 11 считываетс  при формировании микрокоманд j-ro участка микропрограммы один раз, а именно при формировании его первой микрокоманды). Если при повторном считывании перва  микрокоманда записываетс  в регистр Ц без сбо  (сигнал на первом .выходе блока контрол  исчезает , то тактовый импульс, задержанный элементом 17 задержки, открывает по первому управл ющему входу блоки элементов И 6 и 8 и увеличивает содержимое счетчика 27 на единицу. При этом код микрокоманды с пол  А.2 регистра поступает на выходы 9 устройства, а адрес очередной микро171 команды записываетс  с выходов блока формировани  адреса 5 в регистр 2. Далее по описанному выше алгорит му осуществл етс  формирование очередных микрокоманд участка. Если же повторно микрокоманда считываетс  со сбоем из блока 3, та сигнал на первом выходе блока 25 кон трол  не исчезает и устройство функ ционирует далее аналогично функционированию после первого считывани  со сбоем данной микрокоманды. Если при повторных считывани х первой микрокоманды сбой не исчезает за вре м , определ емое допустимым временем выполнени  данного участка, то счетчик 27 переполн етс  и на его выходе по вл етс  импульс. Этот импульс устанавливает триггер 30 в единичное состо ние. При этбм на выход 31 устройства поступает, сигнал возникновени  отказа устройства и блокируетс  прохождение тактовых импульсов через элемент И 16. Если сбой произошел при считывании -й микрокоманды j-ro участка микропрограммы, то устройство функционирует аналогично описанному выше алгоритму. Если после повторных считываний Е-Й микрокоманды j-ro участка микропрограммы сбой не исто фиксируетс  отказ устчезает , ройства. Если при формировании всех микрокоманд j-ro участка микропрограммы юбщее врем  выполнени  участка меньше, чем допустимое врем , то отказ устройства не фиксируетс  и оно переходит к формированию микрокоманд (j+l)-ro участка микропрограммы. Функционирование устройства в третьем режиме. Если при считывании первой микрокоманды j-ro участка микропрограммы информаци  с блока 11 считываетс  со сбоем, то на втором выходе 25 контрол  формируетс  сигнал. Этот сигнал закрывает по инверсному входу элемент И 23 и запускает одновибратор 28. Импульс с выхода одновибратора 28 через соответствующие элементы ИЛИ блока элементов ИЛИ 32 устанавливает в счетчике 27 дополнительный код минимально допустимого времени выполнени  участка микропрограммы . Далее устройство функционирует аналогично первого режиму работы. Функционирование устройства в четвертом режиме. При считывании первой микрокоманды j-ro участка микропрограммы и записи ее в регистр , а когда допустимого времени в регистр 12 на первом и втором выходах блока конт- рол  25 по вл ютс  сигналц. При этом в счетчик 27, по описанному дл  третьего режима работы алгоритму, записываетс  дополнительный код числа допустимого времени. Далее устройство функционирует аналогично второму режиму работы. После восстановлени  отказа устройства на вход 29 подаетс  сигнал начальной установки. При этом регистры А и 12, триггеры 20 и 30, и счетчик 27 устанавливаютс  в нулевое состо ние.. Данное устройство функционирует аналогично описанному выше алгоритму. Расчеты показывают, что изобретение обеспечивает повышение надежности (почти в два раза Jи оперативность восстановлени „

ч.

ff 3d

/77/ J

35

a J6

ф1/г.г

Claims (3)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее постоянный и ассоциативный блоки памяти, регистр текущего адреса, регистр микрокоманды, регистр кода времени, счетчик времени, триггер отказа, блок контроля, первый, второй и третий блоки элементов И, первый и второй элементы И, блок формирования адреса, причем входы кода операции устройства соединены с первой группой входов регистра текущего адреса, входы сигналов проверяемых логических условий соединены с первой группой входов блока формирования адреса, выходы которого соединены с информационными входами первого блока элементов И, выходы первого блока элементов И соединены с второй группой входов регистра текущего адреса, выходы которого соединены с информационными входами ассоциативного блока памяти и с адресными входами постоянного блока памяти, выходы постоянного блока памяти соединены с информационными входами регистра микрокоманды, выходы первого поля которого соединены с второй группой входов блока формировав ния адреса и с первой группой входов блока контроля, выходы второго поля регистра микрокоманды соединены с второй группой входов блока контроля и с информационными входами второго блока элементов И, выходы второго блока элементов И являются выходами микроопераций устройства, выходы ассоциативного блока памяти соединены с информационными входами регистра кода времени, выходы которого соединены с третьей группой входов блока контроля и с информационными входами третьего блока элементов И, счетный вход счетчика времени соединен с первыми управляющими входами первого и второго блоков элементов И, единичный выход триггера отказа соединен с выходом сигнала отказа устройства, а нулевой выход триггера отказа соединен с первым входом первого элемента И, второй вход'которого соединен с входом тактовых импульсов устройства, выход первого элемента И соединен с управляющим входом постоянного блока памяти, отличающееся тем, что, с целью повышения надежности устройства, в него введены первый и второй элементы задержки, первый, второй, третий и четвертый элементы ИЛИ, первый и второй одновибраторы, третий и четвертый элементы И, триггер блокировки и блок элементов ИЛИ, причем выход первого элемента И соединен с первым входом третьего элемента И и через первый элемент' задержки соединен с первыми управляющими входами первого и второго блоков элементов И и со счетным входом счетчика вреgzUZUT’TiS мени, выход которого соединен с единичным входом триггера отказа, вход установки начального состояния устройства соединен с нулевыми входами регистра микрокоманды, триггера отказа и с первыми входами первого, второго и третьего элементов ИЛИ, выход Конец участка микропрограммы группы выходов микроопераций устройства соединен с вторым входом третьего элемента ИЛИ, с первым входом второго элемента И и через второй элемент задержки соединен с вторым входом первого элемента ИЛИ, выход которого соединен с нулевым входом счетчика времени, первый выход блока контроля соединен с вторыми управляющими входами первого и второго блоков элементов И, с единичным входом триггера блокировки и вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с нулевым входом триггера блокировки, нулевой выход которого соединен с вторым входом третьего элемента И, выход третьего элемента И соединен с управляющим входом ассоциативного блока памяти, выход третьего элемента ИЛИ соединен с нулевым входом регистра кода времени, выходы регистра кода времени соединены с входами. четвертого элемента ИЛИ, выход которого через первый одновибратор соединен с прямым входом четвертого элемента И, выход четвертого элемента И соединен с управляющими входами третьего блока элементов И, выходы которого соединены с первыми входами блока элементов ИЛИ, выход второго одновибратора соединен с вторым входом блока элементов ИЛИ, выходы блока элементов ИЛИ соединены с единичным входами счетчика времени, второй выход блока контроля соединен с входом вто рого одновибратора и инверсным входом четвертого элемента И.

2. Устройство по п.1, о т л и чающееся тем, что блок формирования адреса содержит группу элементов И игруппу сумматоров по модулю два, причем входы немодифицируемой части адреса второй группы входов блока соединены с выходами немодифицируемой части адреса группы выходов блока, входы модифицируемой части адреса второй группы входов блока соединены с первой группой входов сумматоров по модулю два группы, выходы которых соединены с входами модифицированной части адреса группы входов блока, входы кода проверяемого логического условия второй группы входов блока соединены с первыми входами элементов И группы, первая группа входов блока соединена с вторыми Входами элементов И группы, выходы которых соединены с второй группой входов сумматоров по модулю два группы.

• 3. Устройство по п.1, отличающееся тем, что блок контроля содержит первый, второй и третий сумматора по модулю два и элемент ИЛИ,причем первая группа входов блока соединена с входами первого сумматора по модулю два, выход которого соединен с первым входом элемента ИЛИ, выход которого является первым выходом блока контроля, вторая группа входов блока контроля соединена с входами второго сумматора по модулю два, выход которого соединен с вторым входом элемента ИЛИ, третья группа выходов блока контроля соединена с входами третьего сумматора по модулю два, выход которого является вторым выходом блока контроля.