SU1689954A1 - Устройство дл восстановлени информации при сбо х в блоках ЦВМ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при разработке ЦВМ повышенной надежности. Изобретение решает задачу восстановлени  состо ни  основных регистров ЦВМ. предшествующего выполнению команды, в которой произошел сбой, с целью расширени  области применени . Устройство содержит первый блок пам ти, первый элемент И. шину данных и шину блокировки, блок синхронизации команды, регистр, счетчик, два мультиплексора, второй элемент И, элемент И-НЕ, второй блок пам ти и блок микропрограммного управлени  с соответствующими св з ми. Работа устройства построена на принципе последовательного сохранени  в ходе выполнени  команды исходной информации и адресов тех регистров ЦВМ, исходное значение которых необходимо дл  правильного повторного выполнени  команды с последующим восстановлением содержимого этих регистров ЦВМ & процедуре повторного выполнени  команды. 1 з.п.ф-лы, 4 ил. Ј

Description

Изобретение относитс  к вычислительной технике и может быть использовано в ЦВМ повышенной надежности.

Целью изобретени   вл етс  расширение области применени  за счет восстановлени  информации в блоках пам ти.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - структурна  схема блока синхронизации; на фиг. 3 - циклограмма работы блока синхронизации; на фиг. 4 - структурна  схема второго блока пам ти.

Устройство дл  восстановлени  информации при сбо х в блоках ЦВМ (фиг. 1) содержит первый 1 и второй 2 блоки пам ти, счетчик 3, регистр 4, первый 5 и второй 6 мультиплексоры, первый 7 и второй 8 элементы И. элемент И-НЕ 9, блок Юсинхронизации , блок 11 микропрограммного управлени , шину 12 данных и шину 13 блокировки .

Блок 10 синхронизации (фиг. 2) имеет выходы с первого по дес тый 14-23 соответственно и первый 24 и второй 25 входы. Блок 11 микропрограммного управлени  имеет выходы с первого по п тый соответственно 26-30.

Первый блок 1 пам ти имеет первый 31 и второй 32 информационные входы, вход 33 разрешени  записи, первый 34 и второй 35 аыходы и адресный вход 36.

Второй блок 2 пам ти имеет адресные входы записи 37 и чтени  38, вход 39 повторени , вход 40 разрешени  записи, информационный вход 41. вход 42 записи в выходной регистр, вход 43 управлени  реО 00

ю

ю

2

жимом и вход 44 синхронизации при записи . На фиг, 1 показаны также выход 45 дан- ных в блоки ЦВМ 45 и выход 46 микрокоманд в блоки ЦВМ.

Блок 10 синхронизации (фиг. 2) содержит генератор 47, сдвиговый регистр 48, дешифратор 49, счетчик 50, D-триггер 51, IK-триггер 52, элементы И 53-54 с первого по п тый соответственно, элементы ИЛИ 58-60 с первого по третий соответственно, элемент И-НЕ 61 и элемент НЕ 62. На фиг. 2 показана шина 63 единичного потенциала .

Второй блок 2 пам ти (фиг. 4) содержит первый 64 и второй 65 мультиплексоры, адресуемую пам ть 66, регистр 67, первый 68 и второй 69 элементы ИЛИ, элемент И-НЕ 70 и элемент НЕ 71.

Устройство работает следующим образом .

Рассмотрим работу устройства при безошибочном выполнении команды. Если требуетс  сохран ть исходные данные в блоке 1 пам ти, то на выходе 27 блока 11 микропрограммного управлени  единица. В этом

случае сигнал блокировки, поступающий на вход 25 блока 10 синхронизации, равен единице . Вследствие этого в первом полутакте на выходе 15 блока 10 вырабатываетс  сигнал сброса счетчика 3, а во втором полутакте на выходе 18 - сигнал записи в регистр 4. Во втором полутакте формируетс  также сигнал записи в первый блок 1 пам ти, поступающий на вход 33 разрешени  записи. В результате в регистр 4 переписываетс  нулевое значение из счетчика 3, а в первом блоке 1 пам ти по нулевому адресу записываютс  содержимое (с входа 32) и адрес (с входа 31) регистра, хран щего адрес команды. При считывании регистра ЦВМ, используемого дл  получени  результата и одновременно измен емого в ходе выполнени  текущей команды, его адрес и исходное содержимое поступают соответственно на входы 31 и 32 первого блока 1 пам ти. При .этом с выхода 16блока 10 выдаетс  сигнал

модификации, а с выхода 18 блока 10 - сигнал фиксации адреса и разрешени  записи в первый блок 1 пам ти. В результате (в первом полутакте) значение счетчика 3 увеличиваетс  на единицу и (во втором полутакте ) в регистр 4 записываетс  увеличенное значение счетчика 3, а в первом блоке 1 пам ти по адресу, задаваемому счетчиком 3, записываютс  содержимое (с входа 32) и адрес (с входа 31) считанного регистра ЦВМ. При этом сохранение содержимого регистра ЦВМ в первом блоке 1 пам ти выполн етс  до того, как оно изменитс  при выполнении команды.

При выполнении такта, в котором нет необходимости сохран ть исходные данные в блоке 1 пам ти устройства, на выходе 27 блока 11 микропрограммного управлени 

сигнал отсутствует, поэтому модификации счетчика 3 и записи в блок 1 пам ти не происходит, а выполн етс  только запись в регистр 4 того же значени , которое было в нем ранее. Таким образом, во врем  выпол0 нени  команды блок 1 пам ти заполн етс  адресами и исходными данными основных регистров ЦВМ, исходные значени  которых необходимо использовать при повторном выполнении команды. При

5 безошибочном выполнении команды устройство не вли ет на вычислительный процесс .

Если в процессе работы ЦВМ обнаружена ошибка, то во втором полутакте текущего

0 такта ЦВМ вырабатываетс  сигнал блокировки , поступающий на вход 25 блока 10 синхронизации, вследствие чего блокируютс  сигналы, поступающие на входы разрешени  записи в блок 1 пам ти и фиксации

5 в регистр 4 новых адресов. Таким образом, а регистре 4 сохран етс  адрес блока 1 пам ти , по которому выполнена последн   запись во врем  безошибочного выполнени  команды.

0 По сигналу неисправности ЦВМ устройство переходит к выполнению процедуры обработки сигнала неисправности. При этом сбрасываетс  регистр адреса блока 11 микропрограммного управлени , а значе5 ние регистра 4 переписываетс  в счетчики 3 и 50 (фиг, 2). На входе 33 блока 1 пам ти устанавливаетс  значение, соответствующее разрешению чтени  из блока. Далее часть содержимого  чеек блока 1 пам ти

0 поступает с выхода 34 через мультиплексор 5 на адресный вход 37 записи второго блока 2 пам ти (содержащего основные регистры ЦВМ, выполненные в виде адресуемой пам ти 66), а друга  часть содержимого  чеек

5 - через мультиплексор 6 на информационный вход41 6лока2 пам ти. Вход37используетс  дл  адресации восстанавливаемого регистра ЦВМ, а вход 41 - дл  занесени  в выбранный регистр его исходного значени ,

0 сохраненного в блоке 1 пам ти во врем  выполнени  команды.

После восстановлени  регистра ЦВМ, выбранного по адресу, поступившему с выхода 34 блока 1 пам ти первым, значени 

5 счетчиков 3 и 50 уменьшаютс  на единицу, после чего выполн етс  восстановление следующего основного регистра ЦВМ. Указанна  процедура восстановлени  исходных данных основных регистров ЦВМ выполн етс  до тех пор, пока значение счетчика 50 не станет равным нулю. При этом произойдет восстановление исходных данных основного регистра ЦВМ, хран щего адрес выполн емой команды. Таким образом , во всех основных регистрах ЦВМ, исходные данные которых сохранены и возможно изменены на этапе безошибочного выполнени  команды, происходит восстановление исходных данных. После этого триггер 52 блока 10 синхронизации и повторени  команды измен ет состо ние и осуществл етс  перевод ЦВМ на повторение неправильно выполненной команды.

Claims (2)

1. Формула изобретени  1. Устройство дл  восстановлени  информации при сбо х в блоках ЦВМ, содержащее первый блок пам ти, блок синхронизации, первый элемент И, причем вход начальной установки блока синхронизации  вл етс  входом начальной установки устройства, вход блокировки блока синхронизации  вл етс  входом блокировки устройства,отличающеес  тем,что, с целью расширени  области применени  за счет восстановлени  информации в блоках пам ти, в устройство введены блок микропрограммного управлени , счетчик, регистр, второй блок пам ти, два мультиплексора , второй элемент И, элемент И-НЕ, причем входы начальной установки регистра и блока микропрограммного управлени  подключены к входу начальной установки устройства, информационные входы блока синхронизации и счетчика соединены с выходом регистра, информационный вход которого и адресный вход первого блока пам ти соединены с выходом счетчика, суммирующий вход которого соединен с выходом элемента И-НЕ, первый вход которого и первый вход второго элемента И соединены с выходом признака модификации блока микропрограммного управлени , вход синхронизации которого соединен с первым выходом блока синхронизации, второй выход которого соединен с первым входом первого элемента И и синхровходом чтени  второго блока пам ти, адресный вход чтени  которого и первый информационный вход первого блока пам ти соединены с выходом адреса чтени  блока микропрограммного управлени , выход адреса записи которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с первым информационным выходом первого блока пам ти, второй информа- ционный выход которого соединен с первым информационным входом второго мультиплексора, второй информационный

   вход которого  вл етс  информационным входом устройства, третий выход блока синхронизации соединен с вторым входом элемента И-НЕ, выход первого элемента И 5 соединен с входом сброса счетчика, вычитающий вход которого соединен с четвертым выходом блока синхронизации, п тый выход которого соединен с синхровходом регистра и с вторым входом второго элемента 0 И. выход которого соединен с входом управлени  записью чтени  первого блока пам ти , второй информационный вход которого соединен с информационным выходом второго Злокз пам ти, вход повторени  записи

   5 которого, управл ющие входы первого и второго мультиплексоров соединены с шестым выходом блока синхронизации, седьмой выход которого соединен с входом управлени  режимом второго блока пам ти,

   0 синхровход которого соединен с восьмым выходом блока синхронизации, дев тый выход которого соединен с входом управлени  записью счетчика и входом сброса адреса микрокоманды блока микропрограммного

   5 управлени , выход признака начала микрокоманды которого соединен с вторым входом первого элемента И, вход разрешени  записи второго блока пам ти соединен с выходом разрешени  записи блока микро0 программного управлени , выход микроко- манды которого  вл етс  выходом микрокоманды устройства, информационный выход второго блока пам ти  вл етс  информационным выходом устройства, вы5 ход первого мультиплексора соединен с адресным входом записи второго блока пам ти, информационный вход которого соединен с выходом второго мультиплексора.
2. 2. Устройство по п. 1,отличающее0 с   тем, что блок синхронизации содержит генератор импульсов, сдвиговый регистр, дешифратор, счетчик К-триггер, D-триггер, п ть элементов И, элемент И-НЕ, три элемента ИЛИ, элемент НЕ, причем выход ге5 нератора импульсов соединен с синхровходом сдвигового регистра, информационный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ,

   0 первый и второй входы дешифратора соединены соответственно с первым и вторым выходами сдвигового регистра, третий выход которого соединен с входом элемента НЕ и третьим входом дешифратора, выходы

   5 О, Г которого соединены с первыми входами соответственно первого и второго элементов И, первый вход третьего элемента И и синхровход D-триггера соединены с выходом 3 дешифратора, выход 5 которого соединен с вторым входом первого элемента ИЛИ, выход 6 дешифратора соединен с первым входом четвертого элемента И и первым входом элемента И-НЕ, второй вход которого и информационный вход Ь-тригге- ра соединены с пр мым выходом IK-тригге ра, синхровход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом третьего элемента И, второй вход которого, вторые входы первого, второго и четвертого эле- ментов И. первый вход третьего элемента ИЛИ соединены с инверсным выходом IK- триггера, К-вход которого подключен к потенциалу логической единицы, 1-вход IK-триггера  вл етс  входом блокировки блока синхронизации, вход сброса IK-триггера  вл етс  входом начальной установки блока синхронизации, выход D-триггера соединен с вторым входом третьего элемента ИЛИ и первым входом п того элемента И, второй вход которого соединен с нулевым выходом счетчика, информационный вход которого  вл етс  информационным входом блока синхронизации, выход элемента И-НЕ соединен с вычитающим входом счетчика , вход управлени  записью которого соединен с выходом третьего элемента ИЛИ, выход п того элемента И соединен с вторым входом второго элемента ИЛИ, выходы первого , третьего и второго элементов И, элемента И-НЕ, четвертого элемента И, пр мой выход IK-триггера, выход элемента НЕ, выход 6 дешифратора, выход третьего элемента ИЛИ  вл ютс  соответственно выходами с первого по дев тый блока синхронизации .

   Фиг.1

   м

   Ј 37 ф 6ь ntu&te

   2 / Ј I I I / I / - Ј$OW§

   /г

   It

   ог s/

   & v

   j : ;

   2

   sx

   25

   .

   2

   &

   К

   IF

   ,& ff0#Db/M ,-1

   S2

   Ј9

   бь

   Ti,

   J.. J

   J 96689l

   ФигЛ