SU999052A1 - Микропрограммное устройство управлени - Google Patents

Description

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

. . i- -;

Изобретение относитс , к вьгчиспитепь . ной технике и может быть использовано .при построении самоконтропируемых устройств управлени  микропрограммных; ЭВМ и других систем. ,

Известно устройство микропрограммного управлени , содержащее два запоминак щих блока, регистры, логические элементы , элементы задержки, дешифра торы, счетчики адресов микрокоманд,ю

генератор тактовых импульсов Cll

Недостатком этого устройства  вл етс  низка  достоверность функционировани , обусловленна  Отсутствием контрол  правильности его функционировани . .is

Известно также микропрограммное устройство управлени , содержащее два запоминающих блока, регистры, логическ -. элементы И, ИЛИ. элементы задержки, дешифраторы, два счетчика микрокоманд 20 и счетчик адреса, генератор тактовых им11ульсов t2D.

Недостатком этого устройства  вл етс  низка  оперативность контрол  правильности его функционировани , обусловленна  организацией контрол  правильно ти выполнени  микропрограммы на уровне линейных последовательностей.

Наиболее близким по технической сущности и достигаемому положительному эффекту к предлагаемому изобретению  вл етс  микропрограммное устройство управлени , содержащее генератор импульсов , последовательно соединенные блок элементов И, регистр адреса, первый дешифратор и первый запоминающий блок, першлй выход которого соединен с первым входом буферного регистра, вто% рой выход - с первыми входамнС.счетчика микрокоманд и дешифратора логических условий, выход которого соединен с первым входом регистра логических условий , выход счетчика микрокоманд через последовательно соединенные первый и второй элементы И соединен с вторым второго блока элементов И, третий выход первого запоминающего блока соединен с вторым.вхЬдом дeшифpaтbila логических условий и первым входом счетчика адреса,выход которого соединен с первым входом второго дешифратора,а вход установки нул  соединен с вторыми входам первого дешифратора и регистра логичеоких условий, выход которого соединен с первым входом первого блока элементов И, а также с третьим входом буферного регистра и выходом третьего элемента И первый вход которого соединен с выходом первого элемента И, а через первый эле- .мент НЕ соединен с первым входом четве того элемента И, выход которого соедине с вторым вь ходом второго дешифратора.. выход которого соединен с входом второго запоминающего блока, первый выход которого соединен с выходом устройства, а второй выход - соединен с вторыми входами счетчиков мгссрокоманд и адреса , второй вход третьего элемента И через второй элемент задержки соединен с вторым входом четвертого элемента И и вь:ходом генератора импульсов, а через первый элемент задержки - с вторым входом второго элемента И, четвертый выход первого запоминающего блока соединен со входом Установки в нуль регистра адреса t 3 . Недостатком этого устройства  вп етс  низка  достоверность фyнкциoниpoвaни  обусловленна  отсутствием контрол  правильности выполнени  данной микрокоманды микропрограммы. В указанном устройст ве отказ в любом из ф икциональных блоков может привести к иска  ению выполн емой микропрограммы. Целью изобретени   вл етс  увеличение разрешающей способности контрол  за счет фиксации ошибок в момент их возникновени . Поставленна .цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее первый и второй блоки пам ти, первый и второй дешифраторы адреса, дешифратор логических условий , счетчик адреса, счетчик микрокоманд , регистр логических условий, регистр адреса, буферный регистр, генератор импульсов, первый и второй элементы задержки, элемент НЕ, первый и второй блоки элементов И, первый, второй, третий и четвертый элементы,И, причем вход кода операции устройства соединен с первым информационным входом регистра адреса, выход которого соединен с информационным входом первого дешифратора адреса, выход первого дешифратора адреса соединен с входом первого блока пам ти, адресный выход которого соединен с первым информационным входом буферного регис.тра, выход числа микрокоманд первого блока пам ти соединен с первым информационным входом дешифратора логических условий, выход которого соединен с информационным входом регистра логических условий, выход начального адреса первого бпока пам ти соединен с Ьторым информационным входом дешифратора логических услойий и информационным входом счетчика адреса, выход которого соединен с информационным входом второго дешифратора адреса, управл ющий выход первого блока пам ти соединен с установочньш входом регистра адреса, выход второго дешифратора адреса соединён с входом второго блока пам ти, информационный выход которого  вл етс  выходом микроопераций устройства,управл ющий выход второго блока пам ти соединен с счетными- входами счетчика адреса и счетчика микрокоманд, выходы которого соединены с входами первого элемента И, выход первого элемента И соединен с первым входом второго элемента И, первым входом третьего элемента И, и через элемент НЕ с первым входом четвертого элемента И, генератор импульсов соединен с вторым входом четвертого элемента И и через первый элемент задержки с входом второго элемента задержки и вторым входом третьего элемента И, выход которого соединен с управл ющим входом первого дешифратора адреса и с установочными входами счетчика с адреq , буферного регистра и регистра логических условий, выход второго элемента задержки соединен с вторым входом второго элемента И,, выход которого соединен с первым входом первого блока элементов И, выход четвертого элемента --И соединен с управл ющим входсад вто.рого дешифратора адреса, выход регистра логических условий соединен с первым входом второго блока элементов И, выход которого соединен с вторым информационным входом буферного регистра, выход буферного регистра соединен с вторым входом первого блока элементов И, выход которого соединен с вторым информационным входом регистра адреса, второй вход второго блока элементов И  вл етс  входом логических условий устройства, дополнительно введены сумматор, регистр признака , блок сравнени , первый и второй блоки элементов ИЛИ,третий блок элементов И и третий элемент задержки, причем выход числа микрокоманд первого блока пам ти соединен с первым входом первого блока элементов И и с входом треть его эпемента задержки, выход которого соединен с информационным входом счетчика микрокоманд, выходы счетчика микрокоманд соединены с втогыми входами первого блока элементов ИЛИ, выход которого соединен с первым входом сумматора , выход начального адреса первого блока пам ти и выход счетчика адреса соединены соответственно с первым и вторым входами второго блока элементов ИЛИ, выход которого соединен с вторым входом сумматора, управл ющий выход первого блока пам ти соединен с установочнь (М входом регистра признака, выход которого соединен с первым информационным входом блока сравнени , выход второго элемента И соединен с первым входом третьего блока элементов И, выход, которого соединен с информационным входом регистра признака, выход сумматора соединен с вторым входом третьего блока элементов И и вторым информационным входом блока сравнени , выход которого  вл етс  выходом сигнала ошибки устройства и соединен с установочным входом регистра адреса, выход первого элемента задержки соединен с управл ющим входом блока сравнени . Сущность изобретени  состоит в повышении достоверности функционировани  микропрограммного устройства управлени  путем использовани  естественной информационной избыточности за счет организации контрол  правильности реализации функций.переходов путем сравнени  требуемого значени  контрольного признака линейной последовательности микрокоманд с его фактическим значением в каждом такте считывани  операционных микрокоманд , однозначно определ емом состо нием счетчиков адреса и микрокоманд. Формирование требуемого контрольного признака происходит путем суммировани  кода числа N ( N- - количество микрокоманд в линейной последовательности Ц и кода числа А (А - адрес первой мик- линейной последоварокга анды в тельности). Таким образом, дл  микропрограммы, состо щей из i различных линейных последовательностей , формируетс  j различ ных контрольных признаков. Каждый контрольный признак П: позвол ет индентифишгровать соответствующую линейную последовательность с точностью до значени  суммы ее параметров. 99 2i Формирование фактического кoнtpoпьнo o признака в нродессесчитывани  операционных микрокоманд из вто рого зчп,ом.инающего блока происходит путем суммировани  содёржгалбго счетчиков адресов и микрокоманд При том независго- (о от адреса считываемой микрокоманды YjyeLj и количества уже реализованных микрокоманд в лкнейной последовате ьвостй , зна еййе обожав 5ь1ть величиной посто нной и npniipaBiiHiiHow функционировании микропр6грш«1много устройства упрайлени  шолжно выполн тьс  условие Выполнение, этого услови  свщетедьст вует о правильности реализайии в микро программном устройстве управле«Ц  фущсций переходов. В противном случае условие (1) не выполн етс . Следоаатепьно, предлагаема  процедура контрол  основана на использовании дл  проверки функционировани  естественной информационной избыточности, что позвол ет ввойить в устройство минимальный объем средств проверки. На чертеже представлена функии&нап на  схема микропрограммного устройства управлени . Устройство содержит дешифратор 1 логических условий, регистр 2 логических условий, второй блок 3 элементов И, .буферный регистр 4, первый блок 5 элементов И, адресный регистр 6, первый дешифратор 7 адреса, первый блок 8 пам ти , счетчик 9 микрокоманд, первый элемент И 1О, второй элемент И 11, первый блок 12 элементов ИЛИ, сумматор 13, третий блок 14 элементов И, регистр 15 признака, второй блок 16 элементов ИЛИ, генератора 17 импулtrсов и второй элемент 18 задержки, Перувый элемент 19 задержки, третий эле- мент И 2О, блок 21 сравнени , счетчик 22 адреса, второй дешифратор 23 адрег са, второй блок 24 пам ти, элемент НЕ 25 и четвертый элемент И 26, адресный выход 27, выход 28 числа микрокоманд, иыход 29 начального адреса и управл к щий выход 30 первого блока 8, вход 31 логических условий устройства, вход 32 кода операций устройства, информационный 33 и управл ющий выходы 34 второго блока 24, соответственно, третий элемент 35 задержки. В первый блок 8 пам ти записываютс  адресные микрокоманды, которые включа799 ют адрес первой микрокоманды текущей линейной последовательности, который считываетс  с входа 32; косвенный адрес микрокоманды операционной линейной последовательности , который считываетс  с выхода ЗО; код числа к икрокоманд, вход щих в линейную последовательность, который считываетс с входа 31. Во втором блоке 24 записаны операционные микрокоманды, вход щие в микроподпрограммы (линейные последователь ности), образующие микропрограммы, После считывани  информации из первого запоминающего блока 8 о косвенном адресе очередной микрокоманды, адресе первой микрокоманды текущей последова- тельности, а также о коде числа микрокоманд , вход щих в реализуемую линейную последовательность происходит формирование требуемого значени  контрольного признака. rZ|, в сумматоре 13 и за пись его в регистр 15 дл  дальнейшего хранени . В процессе реализации микропрограм- мы при считывании каждой операционной микрокоманды из второго запоминающего блока происходит фор«1ирование фактического значени  контрольного признака в сумматоре 13. При этом независимо от номера и адреса микрокоманды в соответствующей линейной последовательности , фактическое значение контрольного признака остаетс  неизменным в случае правильной реализации микропрограммы. Требуемое и фактическое значени  контрольного признака сравниваетс  узлом 21 сравнени . В случае их равенства в микропрограммном устройстве управлени  происходит, считывание очередной операционной микрокоманды из второго блока 8 пам ти и т.д. В случае несовпадени  значений EIj и сигналом с выхода узла сравнени  происходит автоматическое отключение микропрограммного устройства управлени  от реализации заданной микропрограммы и начитаетс  реализаци  диагнос тической микропрограммы путем записи фиксированного адреса в регистр 6. Микропрограммное устройство управлени  работает следующим образом. В исходном состо нии все элементы пам ти обнулены. Код операции поступает на вход регистра 6 и задает адрес соответствующей  чейки пам ти в блоке 8. Первый импульс генератора 17 через элемент 19 задержки и открытый элеме И 20 производит установку в нуль бу2 .8 ферного регистра 4, регистра 2 :bгичeoкйх условий, счетчика 22 адреса, а также открывает дешифратор 7. С выхода 30 первого запоминающего блока 8 в . буферный регистр 4 записываетс  косвенный адрес первой микрокоманды очередной линейной последовательности, с выхода 31 в счетчик микрокоманд 9 через второй блок элементов ИЛИ 12 в сумматор 13 подаетс  код числа микрокоманд в выполн емой линейной последовательности . С выхода 32 запоминающего блока 8 .в сумматор 13 через блок элементов ИЛИ 16 подаетс  код адреса первой микрокоманды текущей линейной последовательности. Этот же, код запишетс  в счетчик 22 адреса. В сумматоре 13 происходит формирование контрольного признака Щ, который поступает на входы блока 14 элементов И и узла 21 сравнени . Через блок 14 элементов И контрольный признак запишетс  в регистр 15 и далее поступит на блок 21 сравнени . После записи информации в счетчик 9 его содержимое станет отличным от нул  и на выходе элемента И 10 по вирс  нулевой сигнал, который закроет элемент И 11. Нулевой сигнал с выхода этого элемента закроет блок 14 элементов И. Нулевым сигналом с выхода элемента И 1О, инвертируемым элементом НЕ 25, откроетс  четвертый элемент И 26. Очередной тактовый импульс с выхода генератора 17 через открытый эле 6 произведет считывание информации из запоминающего блока 21. Циничным сигналом с управл ющего выхода 34 произойдет увеличение (уменьшение ) содержимого счетчиков адреса 22 и микрокоманд 9 на единицу. Коды с выходов этих счетчиков поступ т соответственно на входы блоков 16 и 12 элементов ИЛИ и в сумматоре 13 произойдет формирование значени  контрольного признака-HI , который поступит на вход узла 21 сравнени . По сигналу с выхода элемента 19 задержки в узле 21 сравнени  произойдет cpfвнение соответствующих кодов. В случае их совпадени , что свидетель ствует о правильной реализации функции переходов микропрограммным устройством управлени , на узла 21 сравнени  сигнал будет отсутствовать и очередным тактоШ)1М импульсом произойдет считывание информации из второго блока 24. В дальнейшем, в случае правильной реализации последовательности, после считывани  последней операционной микрокс ланды из второго бпока 24 произойдет обнуление счетчика 9 микрокоманд и на выходе элемента И 10 по витс  единичный сигнал, который откроет элемент И 11. Тактовым импульсом с выхода ге,нэратора 17, npt ход щим через элементы 19 и 18 задержки и элемент И 11, произойдёт запись адреса следующей адресной микрокоманды линейной последовательности через открытый блок 5 элементов И в адресный регистр 6. Тактовым импульсом свыхода генератора 17 через элемент 19 вадержки и элемент И 2О произойдет обнуление счетчика 22 аареса, регистров 2 и 4 а такж запуск дешифратора 7. При-.етитьшайии информации из блока 8 сигналом с выхода 30 произойдет обнуление региотра 15 и подготовка его дл  записи очередного значени  контрольного признака Пд. В дальнейшем работа устройства будет протекать аналогично описанной выше ... Рассмотрим работу микропрограммного устройства управлени  при возникновении отказов во врем  считывани  микрокоманд

Отказы такого рода могут возникнуть либо в счетчике 9, либо в счетчике 22, непосредственно участвующих в реЬлиза- ции функций переходов. При возникновении. отказов в указанных фиксирует вы&1оках блок 21 сравнен полнение услови  Ц. Г . и на его вы ходе по вл етс  единичный сигнал, который поступает на вход адресного регистра 6, прекраща  выполнение заданной микропрограммы и задава  фиксированный адрес первой микрокоманды диагностической Тйгикропрограммы. Кроме того, в микропрограммном устройстве управлени  организуетс  кон роль правильности функционировани  таких узлов схемы контрол  как сумматор 13, регистр 15, Отказ в любом из этих блоков приводит к выполнению услови  и обуславливает возможность самоконтрол  средств проверки микропрограммного устройства управлени . Таким образом, в предлагаемом микро программном устройстве управлени  осуществл етс  контроль правильности peaлизаини функции переходов, что позвол ет повысить достоверность функционирсьвани  микропрограммного устройства управлени . Кроме того, в предлагаемом устройстве средства контрол  обладают некоторыми возможност ми дл  самопроверки . Использование предлагаемого изобр тени  позвол ет строить самоконтролиру-

Claims (3)

1. ра, выкоа числа микрокоманд первого блока пам ти соединен с первым информационным входом дешифратора логических условий, выход которого соединен с юшие микропрограммные устройства с высокой достоверностью функционирова1 и . Формула изобретени  Микропрограммное устройство управлени , содержащее первый и второй блоки пам ти, первый и второй дешифраторы адреса, дешифратор логических условий, счетчик адреса, счетчик микрокоманд, регистр логических условий, регистр адреса , буферный регистр, генератор импульсов , первый и второй элементы задер жки, элемент НЕ, первый и второй блоки элементов И, первый и второй, третий н четвертый элементы И, причем вход кода операции устройства соединен с первым информационным входом регистра адреса вь1ход которого соединен с информацио ным входом первого деши(|фатор& адреса, выход первого дешифратора адреса соединен с в ходом первого блока пам ти, адресный выход которого соединен с первым информационным входом буферного регистинформационным входом регистра логичеоких условий, начального адреса первого блока пам ти соединен с вторым информационным входом дешифратора логических условий и информационным входом счетчика адреса, выход которого соединен с информационным входом второго дешифратора адреса, управл ющий выход первого блока пам ти соединен с установочным входом регистра адреса, выход второго дешифратора адреса соединен с входом второго блока пам ти, информа ЦИОННЫЙ выход которого  вл етс  .микроопераций устройства, управл а ющий выход второго блока пам ти сое{динен с счетными входами счетчика адре са и счетчика микрокоманд, выходы которого соединены с входами первого элемента И, выход первого элемента И сое--: двнен с перимми входами второго, треть-i его и четвертого элементов И, выход |1 нератора импульсов - с вторым входа четвертого алаи(ента И и через первый элемент задержки - с входом второго элемента задержки и вторым входом третьего элемента И, выход которого со&- динен с управл ющим входом первого дешифратора адреса и с установочными входами счетчика адреса, буферного регистра и регистра логических условий. выход второго элемента задержки соединен с вторым входом второго элемента И, выход которого соединен с первым входом первого блока элементов И, выхо четвертого элемента И соединен через элемент НЕ с управл ющим входом второго дешифратора адреса, выход регистра логических условий соединен с первым входом второго блока элементов И, вы-ход которого соединен с вторым инфоркмадионным входом буферного регистра, второй вход второго блока элементов И  вл етс  входом логических условий устройства , отличающеес  тем, что, с целью увеличени  разрешающей способности контрол  за счет фиксации ошибок в момент их возтпсновеии , в него введены сумматор, регистр признака блок сраваени , первый и второй блоки элементов ИЛИ, третий блок элементов И, третий элемент задержки, причем выход числа микрокоманд первого блока пам ти соединен с первым входом первого блока элементов И и с входом третьего элемента задержки, выход которого соединен с информационным входом счетчик микроК1 1анд, выходы счетчика микрокоманд соединены с вторыми входами первого блока элементов ИЛИ, выход которо го соединен с первым входом сумматора выход начального адреса первого блока 9 212 пам ти и выход счетчика адреса соединены соответственно с первым и вторым входами второго блока элементов ИЛИ, выход которого соединен с вторым входом сумматора, управл ющий выход первого блока пам ти соединен с установочным входом регистра признака, выход которого соединен с первым информационным входом блока сравнени , выход второго элемента И соединен с первым входом третьего блока элементов И, выход которого соединен с информационным входом регистра признака, выход сумматора соединен с вторым входом третьего блока элементов И и вторым информационным входом блока сравнени , выход которого  вл етс  выходом сигнала ошибки устройства и соединен с установочньш входом регистра адреса, выход первого элемента задержки соединен с управл ющим входом блока сравнени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 482744, кл. Q 06 F 9/16, 1974.
2. 2.Авторское свидетельство СССР № 849891, кл. G, Об F 9/16, 1981.
3. 3.Авторское свидетельство СССР № 703811, кл, Q Об F 9/16, 1981 (прототип).