SU1636845A1

SU1636845A1 - Микропрограммное устройство управлени

Info

Publication number: SU1636845A1
Application number: SU894665662A
Authority: SU
Inventors: Андрей Анатольевич Акульшин; Олег Валентинович Катаев; Сергей Александрович Сивцов
Priority date: 1989-03-23
Filing date: 1989-03-23
Publication date: 1991-03-23

Abstract

Изобретение относитс к вычислительной технике. Цель изобретени - повышение отказоустойчивости работы устройства за счет реализации повторного выполнени сбойных микрокоманд и восстановлени после сбо . Микропрограммное устройство управлени содержит преобразователь начального адреса , мультиплексор условий, первый и второй мультиплексоры адреса, блок пам ти микропрограмм, регистр микрокоманд, в котором выделены поле адреса перехода, поле кода услови , поле управлени , поле признака конца микропрограммы, регистр текущего адреса, инкрементатор, блок управлени восстановлением, содержащий с четвертого по п тый элементы И, второй счетчик, дешифратор, мультиплексор , RS- и I К-триггеры, блок формировани точек возврата, содержащий с первого по третий элементы И, элемент ИЛИ, первый и второй буферные регистры, первый счетчик и схему управлени , блок пам ти точек возврата. В регистре микрокоманд дополнительно введены поле кода восстановлени и поле формировани точки возврата, что позвол ет повысить надежность восстановлени после сбо за счет обеспечени возможности выполнени повторных процедур возврата к точкам восстановлени с увеличением глубины восстановлени , 5 ил, &amp; о OS &amp; 00 Јь сд

Description

Изобретение относитс к вычислительной технике и может быть использовано при разработке и конструировании высоконадежных микропроцессорных систем.

Целью изобретени вл етс повышение отказоустойчивости работы устройства за счет реализации повторного выполнени сбойных микрокоманд и восстановлени нормального функционировани микропрограммного устройства управлени после сбо .

Повышение надежности восстановлени нормального функционировани микропрограммного устройства управлени после сбо достигаетс за счет того, что устройство обеспечивает возможность автоматической реализации повторных процедур восстановлени после сбоев с увеличением глубины восстанов

лени в случае, если после выполнени однократной процедуры возврата к контрольной точке восстановление не было осуществлено. Кроме того, автомат, управл ющий выполнением восстановлени , не включает в себ ассоциативную пам ть, что повышает достоверность ег работы. Возможность повышени надежности восстановлени за счет увеличе- ни количества точек возврата следует из теоремы о повторении опытов.

На фиг, 1 приведена структурна схема микропрограммного устройства управлени ; на фиг. 2 - то же, структур на схема блока формировани точек возврата; на фиг, 3 - то же, блок управлени восстановлением; нач

фиг, 4 - пример граф-схемы алгоритма микропрограммы; на фиг, 5 - времен- на диаграмма работы устройства при восстановлении после сбоев, соответствующа алгоритму, представленному на фиг, 4.

Устройство микропрограммного управ лени (фиг. 1) содержит преобразователь 1 начального адреса, мультиплексор 2 условий, первьй мультиплексор 3 адреса, в котором выделены поле 6 адреса перехода, поле 7 кода услови , блок 4 пам ти микропрограмм, регистр 5 микрокоманд, поле 8 микроопераций, выход 9 признака Конец микропрограммы , регистр 10 текущего адреса, ин- крементатор 11, вход 12 условий устройства , вход 13 начального адреса устройства, первый синхронизирующий вход 14 устройства, установочный вход 15 устройства, выход 16 микроопераций устройства, блок 17 управлени восста ношением, блок 18 формировани точек возврата, блок 19 пам ти точек возврата , второй мультиплексор 20 адреса, поле 21 кода восстановлени и поле 22 формировани точек возврата регистра 5, вход 23 ошибки устройства, второй синхронизирующий вход 24 устройства, выход 25 идентификации отказа устройства .

Блок 18 формировани точек возвра- та (фиг, 2) содержит первый счетчик 26, схему 17 сравнени , первый 28 и второй 29 буферные регистры 29, элемент ИЛИ 30, первый 31, второй 32 и третий 33 элементы И.

Блок 17 управлени восстановлением (фиг. 3) содержит второй счетчик 34, дешифратор 35, мультиплексор 36, IK Q

0

5 о

-

5

триггер 37, RS-триггер ;38, четвертый 39, п тый 40 и шестой 41 элементы И.

Организаци точек возврата дл реализации процедуры восстановлени после сбо осуществл етс под управ- лением блока 17 формировани точек возврата . Дл хранени точек возврата предназначен блок 19 пам ти точек возврата . Непосредственно процедура восстановлени после сбо в соответствии с избранным методом восстановлени осуществл етс под управлением блока 17 управлени восстановлени .

Устройство микропрограммного управлени функционирует следующим образом .

Импульсом начальной установки, поступающим с установочного входа устройства 15 на установочный вход регистра 5 микрокоманд и на вход 17,5 блока управлени восстановлением, с которого поступает на установочные входы триггеров 37 и 38, регистр 5 микрокоманд , триггеры 37 и 38 привод тс в , исходные состо ни . В исходном состо нии разр д признака конца микропрограммы в регистре 5 микрокоманд устанавливаетс в состо ние логической единицы, что вызывает установку в исходные состо ни регистров 28 и 29, счетчика 26 в блоке 18 формировани точек возврата и счетчика 34 в блоке управлени восстановлением. В исходном состо нии в регистре 5 микрокоманд размещаетс микрокоманда, соответствующа микроинструкции перехода по начальному адресу, поле 9 признака конца микропрограммы устанавливаетс в состо ние логической 1, что обеспечивает наличие сигнала разрешени на входе управлени третьим состо нием преобразовател 1 начального адреса и сигнала запрета на входе управлени третьим состо нием регистра 5 микрокоманд, перевод щего в третье состо ние разр ды регистра

5микрокоманд соответствующие полю

6адреса перехода. Кроме того, в поле 7 кода услови регистра 5 микрокоманд помещен код, соответствующий внешнему условию перехода. На вход преобразовател 1 начального адреса

с входа устройства 13 поступает код выполн емой операции, что вызывает по вление на выходе преобразовател 1 начального адреса выполн емой микрокоманды , котора , проход через первый мультиплексор 3 адреса, поступает на вход второго мультиплексора 20 адреса. Наличие уровн логичес- кого нул на выходе первого триггера 37 блока 17 управлени восстановлением обеспечивает по вление на выходе мультиплексора 36 .блока 17 управлени восстановлением уровней логического нул с вторых его информационных входов, а следовательно, и наличие уровней логического нул , поступающих с первого выхода блока 17 управлени восстановлением , на управл ющем входе второго мультиплексора 20 адреса. При

68456

выходе первого мультиплексора 3 адреса кода, поступающего из пол адреса перехода регистра 5 микрокоманд и соответствующего адресу перехода. Точки возврата микропрограммы формируютс под управлением блока 18 формировани точек возврата в блоке 1У пам ти точек возврата, на вход которого с выхода регистра 10 текущего адреса поступает адрес выполн емой микропрограммы . При организации точки воз- , врата в поле 22 признака формировани точки возврата регистра 5 микрокоманд

10

этом начальный адрес микрокоманды по- помещаетс логическа единица, кото вл етс на выходе второго мультиплексора 20 адреса и поступает на вход блока 4 пам ти микропрограмм дл выбора соответствующей микрокоманды и на информационный вход регистра 10 текущего адреса. С выхода блока 4 пам ти микропрограмм выбранна микрокоманда поступает на информационный вход регистра 5 микрокоманд. Запись микрокоманды в регистр 5 микрокоманд и запись соответствующего ей адреса в регистр 10 текущего адреса осуществл етс импульсом второй синхронизирующей серии, поступающей с первого входа устройства 14 на синхронизирующие входы регистра 5 микрокоманд и регистра 10 текущего адреса, с выхода которого адрес поступает на вход инкрементатора 11, где осуществл етс формирование адреса следующей микрокоманды путем подсуммировани единицы . Дцрес следующей микрокоманды с выхода инкрементатора 1 1 поступает на первый информационный вход первого мультиплексора 3 адреса. Если текущей микрокоманде соответствует микрокоманда Продолжить., то в поле 7 кода услови регистра 5 микрокоманд задаетс код, соответствующий анализу внешнего услови этой микроинструкции , что обеспечивает по вление на выходе мультиплексора 2 условий логического сигнала, разрешающего по вление на выходе первого мультиплексора 3 адреса, соответствующего адресу следующей микрокоманды, с выхода инкрементатора 11. При выполнении микрокоманды условного перехода в поле 7 кода услови регистра 5 микрокоманд помещаетс код, соответствующий анализу внешнего услови перехода, что обеспечивает по вление на выходе мультиплексора 2 условий логического сигнала, разрешающего по вление на

0

5

0

5

0

5

0

5

ра . поступает на первый вход первого элемента И 3 блока 18 формировани точек возврата и при по влении на втором его входе фронта первой син- хросерии, осуществл ет запись в блок 19 пам ти точек возврата по адресу, содержащемус в счетчике 26 блока 18 формировани точек возврата. Увеличение содержимого счетчика на единицу происходит при переходе устройства к выполнению следующей микрокоманды, признак формировани точек возврата который равен нулю. При возникновении сбо с третьего входа устройства , 23 сигнал Ошибка поступает на третий управл ющий вход блока 8 формировани точек возврата, во втором регистре 29 которого фиксируетс код соответствующего адреса и на второй управл ющий вход блока 17 управлени восстановлением, где осуществл етс перевод первого триггера 37 в сбсто - ние логической единицы, что обеспечивает по вление на первом выходе блока 17 управлени восстановлением кода, соответствующего избранному способу восстановлени . Код восстановлени поступает с выхода пол 21 кода восстановлени регистра 5 микрокоманд на третий управл ющий вход блока 17 управлени восстановлением и далее на информационный вход счетчика 34, запись в который осуществл етс по по влению признака наличи ошибки с выхода схемы 27 сравнени блока 18 формировани точек возврата с выхода счетчика 34, код восстановлени поступает на вход дешифратора 35, выходные сигналы которО2 о обеспечивают управление восстановлением микропрограммы при повторении сбоев. Процедура восстановлени микрокоманды завершаетс переводом первого триггера 37 блока 17 управлени восстановлением

10

20

Claims

в состо ние логического нул , которое осуществл етс синхронно с импульсом второй синхросерии. Если при восстановлении после первого сбо кодом возврата был избран метод повтора сбойной микрокоманды, то в счетчик блока 17 управлени восстановлением будет занесен код (ll), позвол ющий выполнить переход по адресу из регистра 10 текущего адреса. При повторном сбое содержимое счетчика 34 блока 17 управлени восстановлением уменьшаетс на единицу, что обеспечивает переход по адресу, выб- jc ранному из блока 19 пам ти точек возврата . При каждом последующем сбое -. содержимое счетчика 26 блока 18 формировани точек возврата по сигналу Ошибка, проход щему через открытый второй элемент И 32, уменьшаетс на единицу„ что обеспечивает выбор предыдущей точки возврата, При восстановлении из последней точки возврата с выхода многовходового элемента ИЛИ 25 30 блока 18 формировани точек возврата на первый управл ющий вход блока 17 управлени восстановлением и далее на третий вход третьего элемента И 4I поступает уровень логической единицы, JQ который при по влении поступающей ошибки позвол ет произвести установку второго триггера 38 блока 17 управлени восстановлением в состо ние логической единицы, которое поступает на второй выход блока 25 устройства и представл ет собой запрос на останов по ошибке, При успешном завершении процедуры восстановлени , когда текущий адрес микрокоманды превысил адрес сбо , хран щийс во втором гистре 29 блока 18 формировани точек возврата на выходе схемы 27 сравнени уровень логической единицы переходит в состо ние логического нул , при этом в счетчик 26 заноситс код номера точки возврата, хран щийс в первом регистре 28 блока 18 формировани точек возврата. Эта операци завершает процедуру восстановлени после сбо , что определ ет переход всех элементов управлени восстановлением в исходное состо ние и обеспечивает возможность формировани последующих точек возврата в соответствии, с алгоритмом микропрограммы, Формула изобретени Микропрограммное устройство управлени , содержащее блок пам ти микро16368458

программ, преобразователь начального

35

40

45

50

55

адреса, первый и второй мультиплексоры адреса, регистр микрокоманд, мультиплексор условий, регистр текущего адреса, инкрементатор, причем вход начального адреса устройства соединен с информационным входом преобразовател начального адреса, выход которого соединен с выходом пол адреса перехода регистра микрокоманд и с первым информационным входом первого мультиплексора адреса, выход которого соединен с первым информационным входом второго мультиплексора адреса , выход которого соединен с информационным входом регистра текущего адреса и с адресным входом-блока пам ти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход пол условий которого соединен с управл ющим входом мультиплексора условий, вход условий устройства соединен с информа ционным входом мультиплексора условий выход которого соединен с управл ющим входом первого мультиплексора адреса, второй информационный вход которого соединен с выходом инкрементатора, вы ход регистра текущего адреса соединен с входом инкрементатора и с вторым информационным входом второго мультиплексора адреса, первый вход синхрони зации устройства соединен с входом синхронизации регистра текущего адреса и регистра микрокоманд, выход приз нака Конец микропрограммы которого соединен с входами управлени третьим состо нием преобразовател начального адреса и регистра микрокоманд, выход пол микроопераций которого соединен с выходом микроопераций устройства, отличающеес тем, что, с целью повышени отказоустойчивости ра боты устройства за счет реализации повторного выполнени сбойных микрокоманд , оно дополнительно содержит блок пам ти точек возврата, первый и второй буферные регистры, схему сравнени , элемент ИЛИ, с первого по шестой элементы И, первый и второй счетчики , дешифратор, мультиплексор, RS- триггер, и lK-тригтер, причем вход установки устройства соединен с входом установки в О RS, I К-триггеров и регистра микрокоманд, выход признака формировани точек возврата которого соединен с первыми входами пер вого и второго элементов И, выходы

10

20

jc 25 JQ

35

40

45

50

55

адреса, первый и второй мультиплексоры адреса, регистр микрокоманд, мультиплексор условий, регистр текущего адреса, инкрементатор, причем вход начального адреса устройства соединен с информационным входом преобразовател начального адреса, выход которого соединен с выходом пол адреса перехода регистра микрокоманд и с первым информационным входом первого мультиплексора адреса, выход которого соединен с первым информационным входом второго мультиплексора адреса , выход которого соединен с информационным входом регистра текущего адреса и с адресным входом-блока пам ти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход пол условий которого соединен с управл ющим входом мультиплексора условий, вход условий устройства соединен с информационным входом мультиплексора условий, выход которого соединен с управл ющим входом первого мультиплексора адреса, второй информационный вход которого соединен с выходом инкрементатора, выход регистра текущего адреса соединен с входом инкрементатора и с вторым информационным входом второго мультиплексора адреса, первый вход синхронизации устройства соединен с входом синхронизации регистра текущего адреса и регистра микрокоманд, выход признака Конец микропрограммы которого соединен с входами управлени третьим состо нием преобразовател начального адреса и регистра микрокоманд, выход пол микроопераций которого соединен с выходом микроопераций устройства, отличающеес тем, что, с целью повышени отказоустойчивости работы устройства за счет реализации повторного выполнени сбойных микрокоманд , оно дополнительно содержит блок пам ти точек возврата, первый и второй буферные регистры, схему сравнени , элемент ИЛИ, с первого по шестой элементы И, первый и второй счетчики , дешифратор, мультиплексор, RS- триггер, и lK-тригтер, причем вход установки устройства соединен с входом установки в О RS, I К-триггеров и регистра микрокоманд, выход признака формировани точек возврата которого соединен с первыми входами первого и второго элементов И, выходы

которых соединены соответственно с входом записи-чтени блока пам ти точек возврата и с входом прибавлени единицы первого счетчика, информационные выходы которого соединены с входами элемента ИЛИ адресным входом блока пам ти точек возврата, информационным входом первого буферного регистра, выход которого соединен с информационным входом первого счетчика , выход регистра текущего адреса соединен с первым входом схемы сравнени , информационным входом второго буферного регистра, информационным входом блока пам ти точек возврата, выход которого соединен с третьим информационным входом второго мультиплексора адреса, вход ошибки устройства соединен с первыми входами с третьего по шестой элементов и, входом синхронизации второго буферного регистра , входом установки в 1 I К триггера, выход которого соединен со своим К-входом и с управл ющим входом мультиплексора, выход которого соединен с управл ющим входом второго мультиплексора адреса, второй вход синхронизации устройства соединен с вторым входом первого элемента И, выход признака Конец микропрограммы регистра микрокоманд соединен с входами установки в О первого и второго буферных регистров, первого и второго счетчиков, выход второго бу

ферного регистра соединен с вторым входом схемы сравнени , выход кото- , рой соединен с входом записи первого счетчика, вторым входом второго элемента И, третьим входом первого элемента И и с входом синхронизации первого буферного регистра, выход пол кода восстановлени регистра микрокоманд соединен с информационным входом второго счетчика, информационный выход которого соединен с первым информационным входом мультиплексора и с входом дешифратора, первый выход которого соединен с вторыми входами третьего и п того элементов И, выходы которых соединены соответственно с входом вычитани единицы первого счетчика и с входом записи второго счетчика, вы0 ход элемента ИЛИ соединен с вторым входом шестого элемента И, выход которого соединен с входом установки в 1 RS-триггера, выход которого соединен с входом индикации отказа устрой5 ства, первый вход синхронизации устройства соединен с входом синхронизации IK-триггера, второй и третий выходы дешифратора соединены соответственно с третьим входом шестого элемен0 та И и с вторым входом четвертого элемента И, выход которого соединен с входом вычитани единицы второго счетчика , второй информационный вход мультиплексора подключен к потенциалу логического нул устройства.

s

(jfafleQ

Фиг А