SU773735A1 - Устройство дл контрол пам ти - Google Patents

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано дл  диагностики накопителей. Известно устройство, содержащее: фор мирователи токов записи и считывани , логические элементы 1. С хнако это .устройство предназначено только дл  контрол  блоков пам ти с ма гнитным дешифратором, что ограничивает область его применени . Наиболее близким по технической сущности к предложенному  вл етс  устройство дл  контрол  пам ти, содержащее счетчик, дешифратор соединенный с блоком индикации, и группы элементов Запрет 2. Недостатками этого устройства  вл ютс  отсутствие локализации отказа- и сбо  в элементах блока пам ти в режиме обработки информации, принципиальна  невозможность разделени  по результатам контрол  ошибок первого и второго рода (при по влении в испытательной кодовой комбинации посылок с ошибками), а также невысока  скорость работы устройства . Цель изобретени  - повышение быстродействи  устройства и достоверности контрол . Поставленна  цель достигаетс  тем, чтоустройство содержит преобразователь кодов, дифференшфуюоше элементы, элементы ИЛИ и триггеры, причем выходы и входы преобразовател  кодов подключен соответственно к выходам и одним из входов устройства, входы первого элемента ИЛИ и )ференцирующих элементов соединены с другими входами устройства, а выходы подключены соответственно к одному нз входов первого элемента Запрет первой групы и одним из входов элементов Запрет второй группы, другие входы которых соединены с выходом первого триггера, другим входом первого элемента Запрет первой группы, выходом второго элемента Заррет первой группы, входом счетчика д одним из выходов устройства, выходы счетчика подключены ко входу первого триггера и одним из входов дешифратора другие входы которого соединены с выходами элементов Запрет первой группы и выходами второго элемента ИЛИ, выход которого соединен со входами второго триггера и блока ивдикации, вы ход второго триггера подключен к одном из входов второго элемента Запрет первой группы, другой вход которого со единен с выходом первого элемента За прет первой группы. На фиг. 1 изображена блок-схема устройства, дл  контрол  пам ти, на фиг 2 - временна  диаграмма работы предложенного устройства (X - входна  кодова  последовательность сообщени , X - преобразованна  кодова  последовательность сообщени , ТИС - тактовые импульсы считывани , а , а., а, б, г. Ъ 2. 3 ® то ни  выходов Ьлоков и элементов бло схемы). Временна  диаграмма приведена дл  трехразр дного блока пам ти, состо щего из п ти ступеней пам ти. Устройство содержит (см. фиг. Ч) преобразователь кодов . 1, выходы которого  вл ютс  выходами устройства, по ключаютс  ко входам контролируемого блока пам ти 2, дифференцирующие элементы: 30 бы 3, первый элемент Запрет 4, первый элемент ИЛИ 5, второй элемент Запрет 6, образующий вместе с элементом Запрет 4 первуЕ9 группу элементов Запрет , счетчик 7, который выполнен, например кольцевым, первый триггер 8, вторую группу элементов Запрет 9, второй триггер 1О, дешифратор 11, служащий дл  дешифрировани  отказов, второй элемент ИЛИ 12 и блок индикации 13.. Входы преобразовател  1 подключены к одним из входов устройства. Входы элемен та ИЛИ 5 и дифференцирующих эле ментов 3соединены с другими входами устройства , а выходы подключены соответствен но к одному из входов элемента Запрет 4и одним из входов элемента Запрет 9, другие входы которых соединены с выходом триггера 8, другим входом элемента Запрет 4, выходом элемента Зг прет б, выходом счетчика 7 и одним из выходов устройства. Выходы счетчика подключень ко входу триггера 8 и одним из входов дешифратора 11. Другие входы дешифратора 11 соединены с выходами элементов Запре 4 и 6 и входами элемента ИЛИ 12, выкод которого соединен со входами триггера 10 и блока индикации 13. Выход 54 триггера 1О подключен к одному из входов элемента Запрет 6, другой вход которого соединен с выходом элемента Запрет 4. В основу проведени  диагностического контрол  блока пам ти 2 положено свойство необходимости перехода (в отдутствии отказа) любого элемента пам ти из состо ни  логического О в состо ние логической 1 (переход .) либо из состо ни  логической 1 в coc-J то ние логического О (переход О) при подаче на его вход двухуровневого сигнала, полученного предварительным преобразованием.посылок кодовых комбинаций входного сообщени . В этом сигнале единичным -посылкам входного сообщени  соответствует переход , а нулевым переход . Предложенное устройство осущестл ет локализацию отказавших элементов следующим образом. Перед проведением каждого периода контрол  все элементы в устройстве и в блоке 2 устанавливаютс  в состо ние логического О. При этом установку элементов блока 2 по.его выходам провер ют по отсутствию единичного импульса на входах элемента ИДИ 5. Если хот  на одном из выходов блока 2 по витс  единичный уровень, то сигнал с выЗсода элемента ИЛИ 5 через элемент Запрет 4 запретит поступление тактовых импульсов считывани  (ТИС) через элемент Запрет 6 на вход счетчика 7. Продвижение логической 1 в кольцевом счетчике 7 прекратитс  и разр д счётчика, в котором она записана, совпадает с номером ступени блока 2, в которой произошел отказ. Поскольку импульсы ТИС не поступают на управл ющий вход блока 2, то по состо нию его выходов можно определить номер выхода, наход щегос  в состо нии логической 1. Две полученные таким образом координаты позвол ют определить элемент пам ти блока 2, в. котором произошел отказ. Если при проверке установки а ноль элементов пам ти блока 2 отказ не зафиксирован (см. фиг. 2 часть 1), то с приходом п того ТИС логическа  1 в счетчике 7 переписываетс  в первый разр д, триггер 8 перебрасываетс  и с его. выхода на входы элементов Запрет 9 поступает сигнал разрешени , который дл  входа элемента Запрет 4 будет запрещающим. В этот момент на выходах блока 2 по вл ютс  двухуровневые сигналы .(см. фиг. 2, позиции е(, а.

5

aj частей iT HI ).которые,поступа  на входы дифференцирующих элементов 3, дифференцируютс  по передним и задним фронтам импульсов (см. иг. 2, позиции бг, б. , б, .частей Н и W ). При этом на другие входы элементов Запрет 9 поступают импульсы ТИС, которые . вл ютс  стробирующими импульсами состо ний выходов дифференцирующих элементов 3. При совпадении сигналов на входах элементов Запрет 9 на их выходах сигналы Отказ отсутствуют. В случае по влени  сбо  (кратковремен .ного отказа), например в элемерте пам ти блока 2, расположенном в третьей ступени и Второй строке, на его втором выходе в момент прихода третьего импульса ТИС будет отсутствовать переход (см. позиции а., б, в./7 части в,д.). Тогда на выходе второго элемента Запрет 9 по витс  сигнал Отказ , который поступит на вторую строку дешифратора 11 и через элемент ИЛИ 12 на вход триггера 10, сигнал с которого будет запрещающим дл  элемента Запрет 6 и импульс ТИС не поступит на вход счетчика 7. При этом логическа  1 будет записана в третий разр д счетчика 7 и с его выхода поступит на третью ступень дешифратора 11. С выхода дешифратора 11 на входы блока 13 соответственно поступит кодова  последовательность, определ юща  номер элемента пам ти блока 2, в котором произошел сбой (см. фиг. 2, позиции а, а , р., д части 1| ).

В случае по влени  устойчивого отказа в элементе пам ти (см. фиг. 2, .позиции ау 6.J, в, а, п., д, Д., з части |« ), расположенном в четвертой

ступени и третьей строке блока 2, с поступлением четвертого импульса ТИС на вход третьего элемента Запрет 9 на его выходе по витс  сигнал Отказ, который поступает на третью строку

дёщи(|ратора 11. Как и в предыдущем случае, продвижение логической 1 в счетчике 7 прекращаетс  и с его четвертого выхода логическа  1 поступает на четвертую ступень дешифратора 11. С выхода дешифратора 11 на входы блока 13 поступит кодова  последовательность , определ юща  номер элемента блока 2, в котором произощел отказ. Наличие устойчивого отказа определ етс  устойчивым периодическим по влением сигнала Отказ на выходе злемента ИЛИ 12, который поступает да вход блока 13.

354

Предложенное устройство обеспечивает локализацию неисправности до элемента пам ти в режиме обработки и передачи сообщени , что позвол ет исключить из общего времени восстановлени  работоспособности блока пам ти врем  на выполнение операций установлени  и локализации отказа.

Claims (2)

1.Авторское свидетельство СССР № 2351О8, кл.С511 С 29/ОО, 1967.

2.Авторское свидетельство СССР № 237932, кл.СИ С 29/ОО, 1967 (прототип).