Изобретение относитс к вычислительной технике, в частности к устройствам микропрограммного управлен По основному авт.св. № 966694 известно микропрограммное устройств управлени с контролем переходов, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд блок сравнени , блок управлени переходами , блок ассоциативной пам ти регистр контрол , распределитель им пульсов, элемент И и элемент ИЛИ, причем выкод регистра адреса соеди нен с первым информационным входом блока сравнени и адресным входом блока пам ти микрокоманд, выход кот рого соединен с информационным входом регистра микрокоманд, адресный выход которого соединен с первым ин формационным входом регистра адреса и с первьм адресным входом блока ассоциативной пам ти, выход которог соединен с информационным входом ре . гистра контрол , вход занесени которого соединен с выходом элемента ИЛИ, а выход - с вторым информационным входом блока сравнени , выход которого вл етс сигнальным, выходом устройства, информационньй выход блока управлени переходами соединен с вторым. адреснь1м входом блока ассоциативной пам ти и вторым информационным входом регистра адре са, вход занесени которого соедине с четвертым выходом распределител импульсов, первьй, второй и третий выходы которого соединены соответст венно с входом элемента И, с входом занесени регистра микрокоманд и с входом занесени блока сравнени , разрешающий вход которого соединен с управл ющим выходом блока управле ни переходами и с входом элемента И, выход которого соединен с пер вым входом элемента ИЛИ, второй вхо которого соединен с установочными входами регистра адреса, регистра микрокоманд, блока сравнени , распределител импульсов и входом начальной установки устройства .1 J. Недостатком известного устройства вл етс низка глзбина диагностировани , обусловленна невозможностью определени з астка микропрограммы , на котором произошел, сбой. Цель изобретени - повьшение надежности устройства. Поставленна цель достигаетс тем, что в микропрограммное устройство управлени с контролем переходов введены регистр хранени и второй элемент И, причем управл ющий выход блока управлени переходами и четвертый выход распределител импульсов соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с входом занесени регистра хранени , выход регистра контрол и вход начальной установки устройства соединены соответственно с информационным и установочным входами регистра хранени , выход которого вл етс информационным выходом устройства, выход блока сравнени соединен с блокирующим входом распределител импульсов. При таком решении сохран етс адрес условного перехода, выполн емого до сбо , что позвол ет определить участок микропрограммы, на котором произошел сбой. Границы этого участка определ ютс с одной стороны адресом , при котором.выполн етс последний условный переход до сбо , а с другой - адресом, при котором выполнилс бы следующий условный переход при отсутствии сбо . На фиг, 1 изображена схема предлагаемого устройства, на фиг. 2 схема блока управлени переходами; на фиг. 3 - схема блока сравнени , на фиг. 4 - схема распределени импульсов; на фиг. 5 - «алгоритм микропрограммы ,- на фиг. 6 - временна диаграмма. Микропрограммное устройство управлени с контролем переходов содержит блок 1 пам ти микрокоманд, регистр 2 адреса, регистр 3 микрокоманд, выход 4 которого вл етс управл ющим ВЫХОДОМ устройства, блок 5 управлени переходами, вход 6 которого вл етс управл ющим входом устройства, блок 7 сравнени , выход 8 которого вл етс сигнальным выходом устройства , блок 9 ассоциативной пам ти, регистр 10 контрол , регистр 11 хранейи , выход 12 которого вл етс регистрирующим выходом устройства, элементы И 13 и 14, элемент ИЛИ 15, распределитель 16 импульсов, вход 17 начальной установки устройства. Выход блока 1 пам ти микрокоманд соединен с информационным входом регистра 3 микрокоманд, первый выход которого соединен с первьс- инфор , мационным входом регистра 2 адреса .и первым адресным входом блока 9 ассоциативной пам ти. Второй выход регистра 3 микрокоманд соединен с входом 18 выбора услови блока 5 управлени переходами, вход 19 йоторого соединен с третьи выходом регистра 3 микрокоманд. Информационньш выход 20 блока 5 управлени перехода ми соединен с вторым адресным входом регистра 2 адреса, выход которогосоединен с адресным входом блока 1 пам ти микрокоманд и информационным входом 21 блока 7 сравнени . Управл ющий выход 22 блока 5 управлени переходами соединен с входами элементов И 13 и 14 и с разрешающим входом 23 блока 7 сравнени , выход которого соединен с блокирующим входом 24 распределител 16 импульсо Выход блока 9 ассоциативной пам ти соединен с информационным входом регистра 10 контрол , вход занесени которого соединен с выходом элемента ИЛИ 15, а выход - с информационным входом регистра 11 хранени и с информационным входом 25 блока 7 сравнени . Первый выход распределител 16 импульсов соединен с входом элемента И 13, выход которого соединен с входом элемента ИЛИ 15. Второй вькод распределител 16 импульсов соединен с входом занесени регистра 3 микрокоманд. Вход 26 занесени блока 7 сравнени соединен с третьим вькодом распределител 16 импульсов, четвертый выход которого соединен с входом занесени регистра 2 адреса и входом элемента И 14, выход которого соединен с входом занесени регистра 11 хранени . Устано вочные входы регистра 2 адреса, регистра 3 микрокоманд, регистра 11 хра нени , блока 7 сравнени , распредели тел 16 импульсов и вход элемента ИЖ 15 соединены с входом 17 начальной установки устройства. Блок 5 управлени переходами (фиг. 2) содержит дешифратор 27, группу элементов И 28, элементы ИЛИ 2.9 и НЕ 30. Вход дешифратора 27 вл етс входом 18 выбора услови блока 5 управлени переходами. Выходы дешифратора 27 соед11нены с первыми входами группы элементов И 28 Первый выход дешифратора 27 соединен с входом элемента НЕ 30, выход кото1 9 рого вл етс управл ющим выходом 22 блока 5 управлени переходами. Второй вход первого элемента И группы элементов И 28 вл етс управл ющим входом 6 устройства. Выходы группы элементов И 28 соединены с входами элемента ИЛИ 29, выход которого вл етс информационным выходом 20 )Яока 5 управлени переходами. Блок 7 сравнени (фиг. 3) содержит схему 31 совпадени , элемент И 32 и триггер 33. Входы схемы 31 совпадени вл ютс информационными входами .21 и 25 блока сравнени . Выход схемы 31 совпадени соединен с третьим входом элемента И 32, второй и первый входы которого вл ютс соответственно входом 23 разрешени и входом 26 занесени блока 7 сравнени . Выход элемента И 32 соединен с установочным входом триггера 33, вход сброса которого вл етс установочным входом блока 7 сравнени . Выход триггера 33 вл етс сигнальным выходом 8 устройства. PacпpeдeJЮтeль 16 импульсов (фиг. 4) содержит генератор 34 импульсов , счетчик 35, элемент И 36 и дешифратор 37. Выход генератора 34 импульсов соединен со счетным входом счетчика 35 и входом элемента И 36. Выход элемента И 36 соединен со стробирующим инверсным входом дешифратора 37, выходы которого вл ютс выходами распределител 16 импульсов. Вход сброса счетчика 35 вл етс установочным входом распределител 16 импульсов. Выход счетчика 35 .соединен с управл ющим входом дешифратора 37. Инверсный вход элемента И 36 вл етс блокирующим входом 24 распределител 16 импульсов. На фиг. 5 показан фрагмент алгоритма микропрограммы, в котором из команды А условного перехода осуществл етс переход в одно из двух направлений (к микрокоманде А1 или А2). Символами А обозначены микрокоманды условного перехода, символами /U. - линейные -микрокоманды. На фиг. 6 а, 5 приведена временна диаграмма выполнени алгоритма микропрограммы , показанного на фиг. 5. Причем в соответствии с диаграммой на фиг. 6« выполн етс участок микропрограммы между переходами А и А1, а в соответствии с диаграммой на фиг. 65 выполн етс участок микропрограммы между переходами А и А2. Диаграмма на фиг. 6 S показывает работу устройства в случае возникновени сбо . Цифрами на фиг. 6а, S обозначены импульсы 38-41 соответственно на пер вом, втором, третьем и четвертом выходах распределител 16 импульсов, код 42 адреса на входах регистра 2 адреса и блока 9 код 43 адреса на выходе регистра 2 адреса, код 44 мик рокоманды на выходе блока 1 пам ти микрокоманд, код 45 микрокоманды на выходе регистра 3 микрокоманд, контрольный адрес 46 на выходе блока 9 ассоциативной пам ти, сигнал 47 на управл ющем выходе 22 блока 5 управлени переходами, импульсы 48 на выходе элемента ИЛИ 15, импульсы 49 на выходе элемента И 14, сигнал 50 ошиб ки на сигнальном выходе 8 устройства В исходное состо ние устройство приводитс подачей на вход 17 сигнала начальной установки, в результате чего регистр 2 адреса, регистр 3 мик рокоманд, регистр 11 хранени , счетчик 35 и триггер 33 устанавливаютс в О, а в регистр 10 контрол заноситс контрольный адрес дл первого условного перехода в микропрограмме А . Рассмотрим работу устройства в соответствии с временной диаграммой, приведенной на фиг. 6а. После выполнени линейной последо вательности микрокоманд, предшествую щей микрокоманде условного перехода , в регистре 2 адреса формируетс адрес микрокоманды А (позици 43). По этому адресу из блока 1 пам ти микрокоманд выбираетс микрокоманда А и поступает на информацион ный вход регистра 3 микрокоманд (позици 44). По импульсу 39 микрокоман да А заноситс в регистр 3 микрокоманд (позици 45). Так как в микрокоманде А1 выполн етс условный пере ход, то поле номера услови в ней не равно О. Вследствие этого единичный сигнал вад абатываетс на одном из выходов дешифратора 27, кроме первого, и на информационный выход 20 блока 5 управлени переходами поступает сигнал соответствующего услови с входа 6 устройства. Сигнал 47 принимает единичное значение. Адрес следующей микрокоманды и адрес контрольного адреса дл следующего условного перехода определ ютс в зависимости от значени (О или 1) сигнала услови . Напри- мер, по адресной части микрокоманды А и конкретному значению логического услови на информационных входах регистра 2 адреса формируетс адрес ми рокоманды МЗ (позици 42). По этому же адресу из блока 9 ассоциативной пам ти выбираетс контрольный адрес дл условного перехода А1 (пози1Д1Я 46). Одновременно в блоке 7 сравнени производитс сравнение контрольного адреса , содержащегос в регистре 10 контрол , с адресом микрокоманды А, содержащимс в регистре 2 адреса. Если адреса в регистре 2 и регистре 10 контрол совпадают, то установка триггера 33 по импульсу 40 не производитс , так как элемент И 32 закрыт нулевьм сигналом с выхода схемы 31 )совпадени . При поступлении импульса 41 в регистр 2 адреса заноситс адрес микрокоманды МЗ, а по импульсу 49 в регистр 11 хранени заноситс адрес микрокоманды А. В следующем микрокомандном цикле по импульсу 48 контрольный адрес микрокоманды А1 заноситс в регистр 10 контрол . По импульсу 39 микрокоманда МЗ заноситс в регистр 3 микрокоманд . Так как микрокоманда МЗ вл етс линейной микрокомандой, сигнал 47 принимает нулевое значение. После вьшолнеНи микрокоманд МЗ, М4 и М 5 в регистре 3 адреса формируетс адрес микрокоманды А1. Так как на участке между переходами А и А1 сбоев не происхохщт, микрокоманда А1 выполн етс так же, как и микрокоманда А. Выполнение участка микропрограммы между переходами А и А2 (фиг. 66) начинаетс аналогично описанному примеру по вьтолнёнию участка микропрограммы между переходами А и А1 с той лишь разницей, что в регистр 10 контрол заноситс контрольный адрес микрокоманды А2. В случае возникновени сбо устройство переходит на выполнение другой (ложной) линейной последовательности микрокрманд, после которой выпо;ш етс команда условного перехода Ах. Так как адрес микрокоманды Ад не совпадает с контрольным адресом микрокоманды А2, то по импульсу 40 вырабатьгеаетс сигнал 50, сигнализи-. ру о сбое. Работа устройства блокируетс , а на выход 12 поступает адрес микрокоманды А. В результате этого однозначно определ етс место сбо участок микропрограммы между микро-. командами А и А2. Если сбой происходит до вьтолнени ми1(рокоманды А, то нри обнаружении сбо в регистре 1 хранени сохран етс нулевой адрес, свидетельству о том, что сбой произошел на начальном участке микропрограммы (от начала микропрограммы до вьшолнени микрокоманды А). Устройство кроме контрол условных переходов имеет возможность конт ролировать также и безусловные переходы . Дл этого на один, из управлжьщих входов 6 устройства подключаетс сигнал логического нул . Еще один из управл ющих входов 6 устройства используетс дл подключени к нему сигнала логической 1. При выполнении безусловного перехода в микрокоманду с четным адресом в поле номера услови микрокоманды, из которой осуществл етс этот перехрд задаетс номер управл ющего входа 6 устройства, на который подан сигнал логического О. В случае вьтолнени безусловного перехода в микрокоманду с нечетным адресом в поле номера услови микрокоманды , из которой осуществл етс этот переход, задаетс номер управл ющего входа 6 устройства, на который подан сигнал логической 1. Работа устройства при выполнении и контроле безусловного перехода осуществл етс так же, как и при выполнении условного перехода. Таким образом, предлагаемое устройство обладает большей глубиной диагностировани , так как позвол ет определ ть участок микропрограммы, на котором произошел сбой. Это позвол ет уменьшить врем поиска неисправности и врем восстановлени работы устройства. Предлагаемое устройство по сравнению с базовым объектом обладает большей глубиной диагностировани , так как позвол ет определ т участок сбо в микропрограмме. С применением предлагаемого устройства в блоке управлени фрезерным станком врем поиска неисправности и соответственно врем просто станка сокращаетс в 2 раза. .
М
Фиг.
ФигЛ KMi Г - П /(/