SU1325476A1 - Микропрограммное устройство дл контрол и управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении устройств контрол  и управлени  технологическими процессами цифровых систем с микропрограммным управлением. Цель изобретени  - расширение области применени  и повышение быстродействи  устройства. Микропрограммное устройство дл  контрол  и управлени  содержит блок пам ти 1 микрокоманд, регистр 2 адреса, регистры микроопераций 3, возврата 4, контрол  5 и отказа 6, первый 7 и второй 8 мультиплексоры, первый 9 и второй 10 демультиплексоры, третий И и четвертый 12 мультиплексоры, первый 13 и второй 14 шифраторы, первый 15 и второй 16 дешифраторы, блок 17 таймеров, первый 18, второй 19 и третий 20 элементы И, делитель 21 тактовых импульсов , первый 22 и второй 23 элементы ИЛИ, триггер 24 пуска, генератор 25 тактовых импульсов, триггер 26 прерываний, сумматор 27 по модулю два и одновибратор 28. Изобретение позвол ет расширить область применени  и повысить быстродействие устройства путем параллельного выполнени  основных микропрограмм и контрол  непрерывно контролируемых временных параметров технологических процессов. 2 ил. (Л со ю ел а

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении устройств контрол  и управлени  технологическими процессами цифровых систем с микропрограммным управлением.

Цель изобретени  - расширение области применени  и повышение быстродействи  устройства.

На фиг. 1 приведена функциональна  схема микропрограммного устройства дл  контрол  и управлени ; на фиг. 2 - функциональна  схема блока таймеров.

Микропрограммное устройство дл  контрол  и управлени  содержит блок 1 пам ти микрокоманд с выходами пол  старших (немодифицируемых) разр дов адреса очередной микрокоманды h, пол  кода микроопераций 12, пол  требуемого значени  провер емого логического услови  Ь, пол  младшего (модифицируемого) разр да адреса очередной микрокоманды Ь, пол  значени  метки Ь, пол  кода провер емого логического услови  1б, регистр 2 адреса, регистр 3 микроопераций, регистр 4 возврата , регистр 5 контрол , регистр 6 отказа, первый 7 и второй 8 мультиплексоры, первый 9 и второй 10 демультиплексоры, третий 11 и четвертый 12 мультиплексоры, первый 13 и второй 14 шифраторы, первый 15 и второй 16 дешифраторы, блок 17 таймеров , первый 18, второй 19 и третий 20 элементы И, делитель 21 тактовых импульсов , первый 22 и второй 23 элементы ИЛИ, триггер 24 пуска, генератор 25 тактовых импульсов с первым 25i и вторым 252 выходами, триггер 26 прерываний, сумматор 27 по модулю два, одновибра- тор 28, входы пуска 29 и кода операции 30 устройства, выход 31 микроопераций устройства (31i признака конца команды, ЗЬ признака конца команды прерываний, 31з - признака конца работы), вход 32 логических условий устройства .

Блок 17 таймеров содержит группу счетчиков 33i-ЗЗп, группу триггеров 34i - 34„, первую группу 35i - 35„ элементов И, вторую группу 36i - 37л элементов И.

Устройство работает следуюш,им образом.

Микропрограммное устройство дл  контрол  и управлени  работает в режимах выполнени  рабочей микропрограммы и отработки прерываний по непрерывно контролируемым логическим услови м (НКЛУ).

В режиме выполнени  рабочей микропрограммы возможны реализаци  линейных микрокоманд, микрокоманд ветвлени , постановка и сн тие с контрол  непрерывно контролируемых логических условий. При выполнении неаварийных НКЛУ устройство переходит к второму режиму работы, предназначенному дл  отработки микроподпрограммы прерываний до прин ти  контролируемым параметром нормального значени . При выполнении микроподпрограмм прерываний также возможны случаи реализации линейных микрокоманд и микрокоманд ветвлени  постановка и сн тие с контрол  НКЛУ. Но отработка микропрограммы прерываний в данном случае возможна лишь только после получени  микрооперации конца прерываний микроподпрограммы отработки прерывани  по предыдущему НКЛУ.

При отработке микроподпрограмм прерывани  устройства осуществл етс  выход из второго режима. При выполнении аварийных НКЛУ устройство прекращает работу.

В исходном состо нии все элементы схемы приведены в «О. Только в разр де мик- рооперации, соответствующем выходу 311 регистра 3, записана «1 (цепи приведени  в исходное состо ние не показаны).

По сигналу «Пуск, поступающему на вход 29 устройства, триггер 24 пуска устанавливаетс  в единичное состо ние и гене- 0 ратор 25 начинает выработку тактовых сигналов . По первому тактовому импульсу с выхода 25i генератора 25 в регистр 2 заноситс  код команды с входа 30. Этот код записываетс  через мультиплексор 7 (через 5 его первый информационный вход) в регистр 2 при разрешающем сигнале с выхода 31: регистра 3. По коду, считанному из регистра 2, с блока 1 пам ти выбираетс  микрокоманда.

Реализуема  микрокоманда - линейна . 0 Операционна  часть кода линейной микрокоманды по заднему фронту второго тактового импульса с выхода 252 генератора 25 заноситс  в регистр 3 и на выход 31 устройства . Старшие (немодифицируемые) разр ды адреса очередной микрокоманды с вы- 5 хода 11 блока 1 пам ти поступают на соответствующие входы второго информационного входа мультиплексора 7, а младщий разр д адреса с выхода Ц блока 1 пам ти поступает на адресный вход мульти плексора 8, с выхода которого (без изме0

нени  I - на соответствующий вход второго

информационного входа мультиплексора 7. По заднему фронту очередного первого тактового импульса с выхода 25i генерато ра 25 с регистра 2 считываетс  код адс реса очередной микрокоманды, котора  выбираетс  из блока 1 пам ти микрокоманд. При реализации всех линейных микрокоманд устройство функционирует аналогично описанному выше алгоритму.

Реализуема  микрокоманда  вл етс  мик0 рокомандой условного перехода.

Старшие разр ды адреса очередной микрокоманды поступают на соответствующие входы мультиплексора 7. Операционна  часть микрокоманды поступает в регистр 3 и на выход 31 микроопераций устройства.

5 Младщий разр д адреса очередной микрокоманды поступает на адресный вход мультиплексора 8. По коду логических условий , записанному в поле Ь блока 1 пам ти , с входа 32 логических условий устройства мультиплексор 8 выбирает значение провер емого логического услови . Младший разр д адреса очередной микрокоманды модифицируетс  значением этого логического услови  и поступает на соответствующий вход второго информационного входа мультиплексора 7. При проверке микрокоманд ветвлени  устройство функционирует аналогично описанному выше алгоритму .

Работу устройства при реализации микрокоманд с непрерывно контролируемыми логическими услови ми рассмотрим на сле- дуюшем примере.

Пусть в процессе выполнени  микропрограммы вс его провер етс  дес ть логических условий X {xi, Х2,..., Х|о}, среди которых xi, хз, Х8 и Хэ  вл ютс  непрерывно контролируемыми, из них X| и хз  вл ютс  неаварийными, а xg и хд - аварийными непрерывно контролируемыми логическими услови ми. Таким образом, разр дность пол  1б блока 1 пам ти микрокоманд равна четырем, количество таймеров в блоке 17 таймеров равно четырем, регистр 5 контрол   вл етс  четырехразр дным , а регистр 6 отказа - двухразр дным . Из блока 1 пам ти микрокоманд выбираетс  микрокоманда ветвлени  с непрерывно контролируемым логическим условием . В поле 1з блока пам ти микрокоманд присутствует требуемое значение данного логического услови , в поле 1-., - единичное значение метки, в поле U - код этого услови , в поле Ь - дополнительный код определ ющий максимальный интервал времени проверки At, в течение которого это условие должно выполн тьс . Пусть интервал времени равен 100 синхроимпульсам с выхода делител  21 тактовых импульсов . Разр дность соответствующего таймера равна семи, он может прин ть 127 синхроимпульсов с выхода делител  21, тогда At 27. Старшие разр ды адреса очередной микрокоманды с выхода поступают на соответствующий вход мультиплексора 7. Код микроопераций с выхода Ь поступает в регистр 3 и на выход 31 устройства .

Требуемое значение логического услови  поступает на информационный вход первого демультиплексора 9. Младщий разр д адреса очередной микрокоманды поступает на первый информационный вход мультиплексора 8, единичное значение метки - на его управл ющий вход и на второй элемент И 19. Код непрерывно контролируемого логического услови  хз с выхода le поступает на адресный вход мультиплексора 8 и на управл ющие входы первого 9 и второго 10 демультиплексоров. Дополнительный код At с выхода Ь блока 1 пам ти поступает на второй демультиплексор 10 и дещифратор 16 синхросигналов.

По коду логического услови  хз с выхода 1б блока 1 пам ти с входа 32 логических условий устройства выбираетс  его значение и поступает на вход мультиплексора 11 истинного значени  логических условий . Требуемое значение логического услови  с выхода 1з блока 1 пам ти через первый демультиплексор 9, при управл ющем воздействии кода логического услови  Хз на его управл ющий вход, заноситс  во второй разр д регистра 5 контрол . С выхода регистра 5 это значение поступает на соответствующий вход информационного входа мультиплексора 12. Код интервала времени 0011011, соответ5 ствующий «27, с выхода Ь блока пам ти микрокоманд поступает на информационные входы второго демультиплексора 10 и дешифратора 16 синхросигналов. По коду интервала при разрешающем сигнале с выхода второго элемента И 10 дешифратор выби0 рает второй таймер (фиг. 2) и по заднему фронту синхроимпульса заносит в него код «27. Разр дность таймера (счетчика ЗЗз) равна 127, поэтому по приходу с выхода делител  21 сотого синхроимпульса (т.е. пос5 те окончани  времени проверки логического услови ) с выхода блока таймеров считываетс  сигнал переполнени  и поступает на шифратор 13. Этим же сигналом триггер 342 обнул етс  и запрещает прохождение синхроимпульсов от делител  21 на сумми0 рующий вход таймера.

По сигналу переполнени  щифратор формирует код провер емого непрерывно контролируемого логического услови , который поступает на соответствующие входы мультиплексоров 11 и 12 и на вход дешиф5 ратора 15 прерываний. Если истинное и требуемое значени  провер емого логического услови  равны, то на выходе сумматора 27 присутствует нулевой сигнал, закрывающий третий элемент И 20. Если логическое условие не выполнилось за дан ный промежуток времени, то на выходе сумматора 27 присутствует единичный сигнал, открывающий элемент И 20 (триггер 26 прерываний в нулевом состо нии). По коду провер емого Хз дешифратор 15 на своем выс ходе, соответствующем коду хз,формирует сигнал прерывани , который при разрешающем сигнале с выхода И 20 поступает на соответствующий вход шифратора 14. Шифратор 14 формирует адрес микроподпрограммы прерываний, предназначен0 ный дл  выполнени  провер емого логического услови . По заднему фронту очередного тактового импульса с выхода 25i генератора 25 и единичному сигналу с выхода элемента ИЛИ 23 адрес микроподпрограммы прерываний заноситс  в регистр 2 адре5 са, а триггер 26 устанавливаетс  в единичное состо ние, тем самым запреща  сброс таймеров и закрыва  элемент И 20. В регистр 4 возврата по заднему фронту тактового импульса с выхода 25i генератора 25 при нулевом сигнале конца команды прерывани  с выхода ЗЬ регистра 3 заноситс  адрес микрокоманды, с которой началось прерывание. Устройство отрабатывает микроподпрограмму прерывани .

После выполнени  микроподпрограммы прерываний необходимо проверить, выполнилось или нет провер емое логическое условие . В одной из последних микрокоманд микроподпрограммы прерываний считываетс  код хз и провер етс  с помощью регистра 5 и его св зи с третьим информационным входом мультиплексора 8. Если Хз выполнилось и равно требуемому значению , то по заднему фронту тактового импульса с выхода 252 генератора 25 с выхода 312 регистра 3 считываетс  сигнал конца команды прерываний, запреща  запись информации в регистр 4, обеспечива  запись адреса возврата через третий информационный вход мультиплексора 7 в регистр 2 и запуска  одновибратор 28, который обнул ет триггер 26 прерываний. Если логическое условие не выполнилось, то вновь осуществл етс  возврат на микроподпрограмму прерываний. Далее устройство функционирует аналогично описанному выше алгоритму.

При считывании микрокоманды, в поле логических условий которой записан код хв, устройство до срабатывани  щифратора 13 работает, как и при проверке.

При поступлении сигнала на вход дешифратора 15 на выходе, соответствующем аварийному логическому условию, присутствует единичный сигнал, который поступает в соответствующий разр д регистра 6. На управл ющий вход регистра 6 поступает единичный сигнал с выхода сумматора 27. По заднему фронту тактового импульса с выхода 25| генератора 25 сигнал с выхода регистра 5 через элемент ИЛИ 22 поступает на вход установки в «О триггера 24 пуска. Триггер обнул етс  и прекращает работу генератора 25 и всего устройства в целом. Работа устройства прекращаетс  также при считывании сигнала конца работы с выхода 31з регистра 3 микроопераций.

Claims (1)

1. Формула изобретени 

   Микропрограммное устройство дл  контрол  и управлени , содержащее блок пам ти микрокоманд, регистр адреса, регистр микроопераций , регистр возврата, первый мультиплексор , первый шифратор, с первого по третий элементы И, триггер пуска, генератор тактовых импульсов, триггер прерываний, причем вход пуска устройства соединен с входом установки в «1 триггера пуска, выход которого соединен с входом генератора тактовых импульсов, первый и второй выходы которого соединены соответст0

   5

   0

   5

   0

   5

   0

   5

   0

   5

   венно с первыми входами первого и второго элементов И, вход кода команды устройства соединен с первым информационным входом первого мультиплексора, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока пам ти микрокоманд , выход пол  микроопераций которогс соединен с информационным входом регистра микроопераций, выход которого соединен с выходом микроопераций устройства,выход триггера прерываний соединен с первым входом третьего элемента И, выход первого элемента И соединен с входом синхронизации и входом синхронизируемой установки в «1 триггера прерываний, отличающеес  тем, что с целью повыщени  быстродействи  устройства и расширени  области его применени , введены регистр контрол , регистр отказов, второй,третий и четвертый мультиплексоры, первый и второй демультиплексоры, второй шифратор, первый и второй дешифраторы, блок таймеров, делитель тактовых импульсов, первый и второй элементы ИЛИ, сумматор по модулю два, одновибратор, причем выход пол  немодифицируемых разр дов адреса блока пам ти микрокоманд соединен с соответствующими разр дами второго информационного входа первого мультиплексора, выход пол  требуемого значени  логического услови  блока пам ти микрокоманд соединен с информационным входом первого демультиплексора, выход которого соединен с информационным входом регистра контрол , выход пол  модифицируемого разр да адреса блока пам ти микрокоманд соединен с первым информационным входом второго мультиплексора, выход которого соединен с соответствующим разр дом второго информационного входа первого мультиплексора , выход пол  метки блока пам ти микрокоманд соединен с первым управл ющим входом второго мультиплексора и с вторым входом второго элемента И, выход которого соединен со стробирующим входом второго дешифратора, выход пол  кода логических условий блока пам ти микрокоманд соединен с вторым управл ющим входом второго мультиплексора и с управл ющими входами первого и второго демультиплексо- ров, выход пол  кода интервала блока пам ти микрокоманд соединен с информационным входом второго демультиплексора и с информационным входом второго дешифратора , группа выходов которого соединена с группой входов синхронизации блока таймеров и с группой входов синхронизации регистра контрол , группа выходов второго демультиплексора соединена с группой информационных входов блока таймеров, выход которого соединен с входом первого шифратора , выход которого соединен с управл ющим входом третьего мультиплексора, с управл ющим входом четвертого мультиплексора и с входом первого дешифратора.

   первый выход которого соединен с информационным входом регистра отказов, группа выходов которого соединена с группой входов первого элемента ИЛИ, второй выход первого дешифратора соединен с информационным входом второго шифратора и с группой установочных входов блока таймеров , выход признака конца команды регистра микроопераций соединен с первым управл ющим входом первого мультиплексора, выход признака конца команды прерывани  регистра микроопераций соединен с входом разрешени  записи регистра возврата, с вторым управл ющим входом первого мультиплексора и с входом одновибратора, выход которого соединен с входом установки в «О триггера прерываний, выход признака конца работы регистра микроопераций соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом установки в «О триггера пуска, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра отказов и с входом синхронизации регистра адреса, выход которого соединен с информационным входом регистра возврата, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микроопераций, с первым входом синхронизации блока таймеров и с входом делител  тактовых им0

   пульсов, выход которого соединен с вторым входом синхронизации блока таймеров, выход триггера прерываний соединен с входом разрешени  сброса блока таймеров, вход логических условий устройства соединен с вторым информационным входом второго мультиплексора и с информационным входом третьего мультиплексора, выход которого соединен с первым входом сумматора по модулю два, выход регистра контрол  соединен с третьим информационным входом второго мультиплексора и с информационным входом четвертого мультиплексора, выход которого соединен с вторым входом сумматора по модулю два, выход которого сое5 динен с вторым входом третьего элемента И и с входом разрешени  записи регистра отказов, выход третьего элемента И соединен со стробируюшим входом второго шифратора, выход которого соединен с третьим информационным входом первого муль0 типлексора и с группой входов второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, с третьим управл юшим входом первого мультиплексора , выход первого элемента И соединен с

   5 входом синхронизации регистра возврата, выход которого соединен с четвертым информационным входом первого мультиплексора .

   1 Г

   13

   35. п

   OmIB 21 2S 25.2

   Составитель А. Михайлов

   Редактор В. ПетрашТехред И. ВересКорректор С. Черни

   Заказ 3110/44Тираж 672Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

   113035, Москва, Ж-35, Раушска  наб., д. 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   Фиг.г