SU1018118A1 - Микропрограммное устройство управлени с контролем переходов - Google Patents
Микропрограммное устройство управлени с контролем переходов Download PDFInfo
- Publication number
- SU1018118A1 SU1018118A1 SU813364093A SU3364093A SU1018118A1 SU 1018118 A1 SU1018118 A1 SU 1018118A1 SU 813364093 A SU813364093 A SU 813364093A SU 3364093 A SU3364093 A SU 3364093A SU 1018118 A1 SU1018118 A1 SU 1018118A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control
- register
- transition
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЙ С КОНТРОЛЕМ ПЕРЕХОДОВ содержащее блок пам ти микрокоманд, регистр Адреса, регистр микрокоманд блок управлени 1tIepexo;taми, блок сраваёни ,блок ассоциативно пам ти «распределитель импульсов, элЪкйнт и..элемент 1да1. причем первый вход блока управлени переходами вл етс управл ющим входом устройства, инфор . мационный вход блок-а управлени переходами соединен с первым выходом регистра микрокоманд, второй и третий выходы которого св заны соответственно с входом выбора услови „блока управлени переходами и первсгм входом блока ассоциативной пам ти, второй вход которого соединен с информационмы . выходом блока травлеВИЯ переходили i пра вл ивдий выход которого подключен к управл ющему ВХОДУ; блока сравнёни г первый информационный вход которого св зан Ь выходс л peiTHCTpa адреса и входом блока пам ти глйкрокоманд, выход которого срейийен; с информационным входом регистра- микрокоманд, установочный вход которого подключен ко входу нА:чальной установки устройства, к установочному входу блока сравнени . и к первому входу элемента ИЛЯ, вто|Х )й-вход которого св зан свыходом первого элемента И, инверсный вход которого соединен с первым, входом блока сравнени , второй вход эле мента И св зан с первым выходом распределител импульсов, второй, третий и четвертый выходы которого соединены соответственно с тактовыми входа:ми регистра микрокоманд,блока сравне - . ии и.регистра адреса,установочный вход которого соединен с входом начальной установки устро|1ства, управл оS ;ций и информсщионный ВХОДЫ регистра адреса соединены соответственно с управлтощим выходом блока управлени переходами и вторым входом блр ка ассоциативной пам ти, выход регистра MtxpoKOMaHд и выход блока сравнени вл ютс соответственно управл к оим и сигнальным выходгили устройства , о т л и ч а ю la е ie с те н. |что с целью повьоаени достоверности контрол переходов, в него введены счетчик контрол и второй элемент И, причем информационный вход счетчика контрол св зан с выходом блока ассоЦиативноЙ пам ти, вход сброса и счетный вход счетчика контрол соединены соответственно с. выходом эле мента ИТОГ и с выходом второго эЯейен та И, первый и второй входы которого свезены соответственно с управл ющюв выходов блока управлени , ререходасшои первым выхбдом распределител импульсов, выход счетчика, кон-р рол подключен к второму инфо лационному входу блока сравнени .
Description
I Изобретение относитс к вычислительной технике, в частности к устройствам микропрограммного управлени -повышенной надежности.
. Известно MHKponporpaNWHoe устройство с контролем переходов, содержащее блок пам ти микрокоманд, (регистр адреса, регистр микрокоманд , блок сравнени , блок управлеНИН переходами и сдвигакмций регистп
CiJv .
Однако известное устройство не обнаруживает ложные условные переход ды между участками с одинаковой конфигурацией , не контролирует безусловные переходы.
Наиболее близким по технической сущности к изобретению вл етс микропрограммное устройство управлени с .контролем переходов, содержащее блок пам ти микрокоманд, реристр адреса регистр микрокоманд, блок сравнени , блок управлени переходами, блок ассоциативной пйм ти, регистр контрол , распределитель датульсов, элемент И . и элемент ..
Данное устройство койтролирует . выполнение только условных переходов в микропрограмме, вследйтвие чего обнаруживаютс только пожнце переходы . по условию. Кроме того, если ложными оказываютс безусловаые переходы (пропуски, воз вратыJвнутри линейного участка между двум условными переходами , то они оказываютс не обнаруженными .. , Цель изобретени - повншение досто верности койтрол переходов.
поставленна цель достигаетс тем. что в устройство Мйкропрограьданого управлени с контро/юм содержащее блок пам ти микрокоманд, регистр адреса , регистр микрокшанд, блок ynpas ленй .переходами, блок сравнеии | : блок ассоциативной пам ти, распределитель импульсо г элемент И и эле .мент ИЛИ, причем первый вход блока . управлени переходами вл етс управ входом устройства, информационный вход блока управлени переходами соединен с пёрв1ью выходом регистра микрокоманд, второй и третий выхода которого св заны сортветственнб с входов выбора услови блоIка управлени переходами и перзшл входом блока ассоциативной пам ти, второй вхон которого соединен с ин фОЕо ационным выходом Олрка управле- - ни п ереходамиГл у 1 щп ехааз Л выход ко, торого подключен к управл ющему входу блока сраанён первый, информационный вход которого св зан е вы ходом регистра адреса ц входом блока пам ти микрО1с : д выход которого соединен с ййфршадноаным входом гистрамикйж анд, установочный вход которого подключен ко входу начальной установки устройства, к установочному входу блока сравнени и к первому входу элемента ИЛИ. второй вход которого св зан с выходом первого элемента И, инверсный вход которого соединен с первым входом блока сравнени , второй вход..элемента .И св зан с первым выходом распределител импульсов, второй, третий И четвертый выходы которого соединены соответственно с- тактовыми входами регистра микрокоманд, блок сравнени и регистра адреса, установочный вход которого соединен с входом начальной установки устройства, управл ющий и информационный входырегистра адреса соединены соответственно с управл ющим выходом блока управлени переходами и вторым входом блока ассоциативной пам ти, выход регистра микрокоманд и выход блока сравнени вл ютс соответственно управл ющим и сигнальным выходами устройства , введены счетчик контрол и второй элемент И. причем информацион|ный вход счетчика контрол св зан ,с выходом блока ассоциативной пам ти -ВХОД сброса и счетный вход счетчика контрол соединены соответственно с выходом элемента ИЛИ и выходе второго элемента И, первый и второй входы которого св заны соответственн с управл кйцим выходом блока управле .ни переходами и первым выходом распределител импульсов, выход счетчика контрол подключен к второму информационному входу блока- сравнени .
На фиг.1 изображена структурна схема предлагаемого устройства; на фиг.2 - то же. блока управлени переходами на фиг.З - то же,блока сравнени на фиг.4 - то же, распределител импульсов; на фиг.5 - алгоритм ми1сропрограммы; на Фиг.б времеНЕШ диаграмма работы устройства . ..;... ;
Йикропрограминое устройство управлени с коитролем переходов содер сит блок 1 пам ти микрокоманд, регистр 2 адреса, регистр-3 микрокоманд , вьвсод 4 которого вл етс управл ювй1м эькодом устройства , блок 5 управлени переходами, вход б которого вл етс управл ющим входом устройства-, блок 7 срав .нени , аызсбд 8 которого вл етс сигfнальным выходе устройства, блок 9 ассоциативной пам ти, счетчик 10 контрол , первый и второй элементы Ни 12 И, .элемент 13 ИЛИ распределитель 14 импульсов, вход 15 начальной установки устройства.
Выход блока 1. пам ти микрокс анд соединен с информационным входе регистра 3 микрокойанд. первый выход |которого соединен с инфЬ 4аЦиониыА4 входсм блока 5 управлени переходами Второй выход регистра ,3 микрокоманд соехшнен с входсм выбора услови бло . ка-5 управлени переходами. Третий выход регистра 3 микрокоманд соединен с информационным входом регистра 2 адреса и адресным .входом блока ассоциативной пам ти. Информационный выход блока 5 управлени переходами соединен с входами младшего разр да блока 9 ассоциативной пам ти и регистра 2 адреса. Управл ющий выход блока 5 управлени переходами соединен с инверсным входсм элемента Ни, входсж элемента 12И и оазрешаю (аим входом блока 7 сравнени . Вторые входы элементов 11 и 12И соединены с первьш выходом распределите л 14 импульсов, ВТОРОЙ, третий и. четвертый выходы, которого соединены с входом занесени соответственно, регистра 3 микрокоманд, регистра 2 адреса и блока 7 сравнени . Выход регистра 2 адреса соединен с адресным входом блока 1 пам ти микрокоманд и первым информационным входом блока 7 сравнени , второй информационный вход которого соединен с выходом счетчика 10 контрол . Вход сброг . са счетчика 10 контрол соединен с выходом элемента 13 ИЛИ, счетный вход - с выходом элемента 12И, а информационный вход соединен с выходс 4 б4зрка 9 ассоциативной пам ти. Установочные входы регистра 3 микрокоманд , регистра адреса, блока 7 сравнени , распределител 14 импульсов и вход элемента 13 ИЛИ соединены с входом 15 начальной установки устройства . Блок 5 управлени переходами. (фиг.2) .содержит дешифратор 16, груп пу элементов 17И и элемент 18 ИЛИ Вход дешифратора 16 вл етс входом выбора услови блока 5 управлени пе рехрдсш . Выходы дешифратора 16 соединены с первыми входами элементов 17И. Второй вход первого элемейта 17 К вл етс информационным входом блока 5 управлени переходами. Вторые входы остальных- элементов. il7 И вл мтс управл юЕШм вхо,дом.,.6 устрбйетва. Выходы элементов 17 И соединены со входа в1 элемента 18 ИЛИ выход которого вл етс информащюниымвыходом , блока 5 управлени переходами . Первый вшсод деишфратора 16 вл етс управл юпщм выходом блока 5 управлени переходами. . Блок 7 сравнени (фиг.3) содержит схему 19 совпадени , элемент 20 И и триггер 21. Входы схемы 19 совпадени вл ютс информационными входами блока 7 сравнени . Выход схемы 19 совпадени соединен с инверсньм входом элемента 20И. второй инверсный вход которого вл етс разрешающим входсм блока 7 сравнени . Третий вход элемента 20. И вл етс входсж эанесени блока 7 сравнени . Выход элемен та 20 И соединен с установочным входом триггера 21,. вход вброса которого вл етс установочным входом блока 7 сравнени . Выход триггера 21 вл етс сигнальным выходом 8 устройства. Распределитель 14 импульсов (фиг.4) содержит генератор 22 импульсов, счетчик 23 и дешифратор 24, Выход генератора 22 подключен к счетному входу счетчика 23 и стробирующему инверсному входу дешифратора 24, выходы которого вл ютс выходами распределител 14 импульсов. Вход сброса - , счетчика 23 вл етс установочным входом распределител 14 импульсов. Выход счетчика 23 соединен с-управл ю- щим входом дешифратора 24. На фиг.5 покаэан пример алгоритма микропрограммы. Символамиjj,,-обоз начены микрокоманды, в котордх выполн ютс безусловные переходы. Символами А обозначены микрокс ланды, в которых выполн ютс условны1е переходы. На фиг.6 показана временна диаграмма работы устройства, согласно которой позици ми;25-28 обозначены имг1ульсы соответственно на первом, втором, третьем и четвертом выходах распределител 14 ю«1ульсов; 29 - сигнал на уггравл ющем выходе -блока 5 управлени переходами; 30 - импульсы на выходе элемента 12 И 31 - импульсы на выходе элемента 13 ИЛИ j 3 2 - импульсы на выходе элемента 20 И; 33 сигнал начальной установки на входе 15 устройства. Работа устройства основана на том, что при вьтолНении каждого условного переходав микропрограк ле производитс сравнение, текущего гшреса, содержа|щегос в регис ре 2 ад)реса, с контроль ным - хран щимс в счетчике 10 контрол . Формирование контрольного адреса дл текущего перехода начинаг етс прц выполнении предыдущего перехода ,- когда из блока 9 ассоциативной пам ти выбираютс и занос тс в счетчик 10 контрол контрольный код. Значение этого кода меньше (или больше) адреса, при котором осуществл ётс текупщй переход, на число, равное количеству микрокомаид на участке между предыдущим и текущим условными переходами. По мере выполнени участка микропрограммы между предыдущим и текущимусловными переходами производитс ,последовательное уве .Личение (илиуменьшение ) содержимого счетчика 10 контрол . Таким образс у если участок микропрограммы пройден верно, то адрес, при котоipoM осуществл етс текущий условный переход, равен сформированному в счетчике 10 контрол . Одновременно (.с проведением контрол на текущем условном переходе ) из блока 9 ассоциативной пам ти выбираетс и заносит1с в счетчик контрольный код, на ос:новании которого затем формируетс контрольный адресе дл следующего условного перехода и т.д. Исключение составл ет только первый условный переход в микропрограмме, так : как он не имеет предыдущего. Дл к го контрольный код подготавливаётс по сигналу начальной установки. При этом, значение контрольного кода меньше (или больше) адреса, при котором выполн етс первый условный п реход, на число, величина которого на единицу больше количества микрокоманд в начальном участке микропрограммы . Сравнение текущего адреса с конт рольным осуществл етс в блоке 7 сравнени , который в случае несовпа дени указанных адресов вырабатывает сигнал ошибки. Работа предлагаемого устройства рассматриваетс на примере выполнени алгоритма микропрограммы, показанного на фиг.5 (действи в устрой стве производ тс - в соответствии с временной диаграммой на фиг,6 о ,5| На вход 15 устройства подаетс сигнал 33 начальной установки, по которому регистр 2 адреса и регистр 3 микрокоманд, счетчик 23 и триг1ер 21 устанавливаютс в ноль. С пе вого выхода регистра 3 микрокоманд на адресные входы блока 9 ассоциати ной пам ти и регистра 2 адреса поступает равна нулю адресна часть микрокоманды без младшего разр да. Со второго выхода регистра 3 микрокоманд на вход выбора услови блока 5 -управлени , переходами поступает равный нулю номер провер емого услови . По этому номеру на первом выходе дешифратора 16 вырабатываетс единичный сигнал. При этом открываетс элемент 17 И и на информа ционный выход блока 5 управлени переходами поступает через первый элемент 17 И и элемент 18 ИЛИ сигнал с. информационного вкода, на который поступает младший разр д адресной части микрокоманды с третьего выхода регистра S микрокоманд. Из блока 9 ассоциативной пам ти по нулевому адресу )аетс .контроль ный код дл первого условного перехода А. Контрольный код поступает на информационный вход счетчика 10 контрол и по сигналу 31 заноситс в него. Так как начальный участок микропрограммы содержит две микрокоманды М :j и М2,то значение контрол ного кода по модулю на три меньше (или больше) адреса микрокоманды, . в которой выполн етс условный перехо А. После сн ти сигнала .33 начально установки в распределителе 14 импул сов начин.ает работать счетчик 23, н счетный вход которого поступают импульсы с выхода генератора 22. На выходах дешифратора 24 и соо ветств но на выходах распределител 14 им пульсов вырабатываютс четыре .сдвинутых относительно друг друга синхросерии 25-28. Синхроимпульс 25 с первого выхода распределител 14 импульсов поступает на входы элементов 11 и 12 И. Так как на управл ющем выходе блока 5 управлени присутствует единичный .сигнал 29 - срабатыва- ет элемент .12 И i сигналом 30 с его выхода производитс прибавление (или вычитание ) единицы к (из ) содержимому счетчика 10 контрол . По синхроимпульсу 26 происходит занесение в регистр 3 микрокоманд первой микрокоманды М, выбранной из блока 1 пам ти микрокоманд по нулевому адресу. С четвертого выхода регистра 3 микрокоманд на выход 4 устройства передаетс операционна часть микрокоманды , в которой кодируютс микроприКазы , осуществл ющие воздействие на управл емую микропрограммным устройством систему. Адресна часть микрокоманды без младшего разр да поступает с первого выхода регистра 3 микрокоманд на входы регистра 2 адреса и блока 9 ассоциативной пам ти. Так как переход из микрокоманды М в микрокоманду М вл етс безусловным переход, то поле номера услови в микрокоманде М равно нулю. Вследствие этого блок 5 управлени переходами передает с информационного входа на информационный выход значение млада1его разр да адресной части микрокоманды , а на управл ющем выходе блока 5 управлени переходами сохран етс единичный сигнал 29 . Поэтому при выработке синхроимпульса 27 никаких действий в блоке 7 сравнени не производитс , так как элемент 20 И заблокирован единичным сигналом 29. По синхроимпульсу 28 адрес микрокоманды М2 заноситс в регистр 2 адреса. По этому адресу из блока 1 пам ти микрокоманд выбираетс команда М. и поступает на вход регистра 3 микрокоманд. На этом завершаетс цикл выполнени микрокоманды М.. Во втором цикле по импульсу 25 срабатывает элемент 12 И и сигналом 30 с его выхода производитс прибавление (или вычитание ) второй единицы к (из) содержимому счетчика 10 контрол . По импульсу 26 микрокоманда М2 зано.ситс в регистр 3 микрокоманд . В микрокоманде М2 производитс безусловный переход, поэтому поле номера услови в ней равно нулю . При этом на управл ющем выходе блока 5 управлени переходами сохран етс единичный сигнал 29, а на информационный выход передаетс значение младшего разр да адресной части микрЬкоманды М,. По импульсу 27 в блоке 7 сравнени никаких действий не производитс . При выработке импульса 28 в регистр 2 адреса заноситс адрес микрокоманды А. По это му адресу микрокоманда А выбираетс из блока 1 пам ти микрокоманд и по- ступает на вход регистра 3 микрокоманд . В третьем цикле с приходом импул са 25 вырабатываетс импульс30 на выходе элемента 12 И и производитс прибавление (или вычитание ) последней третьей единицы к (из содержимому счетчика 10 контрол . По им-г пульсу 26 микрокоманда А2 заноситс в регистр 3 микрокоманд. Так как в микрокоманде А выполн етс условный переход ,то поле номера услови не равно нулю. Вследствие этого единич ный сигнал вырабатываетс на одном из выходов дешифратора 16, кроме первого, и на информационный выход блока 5 управлени переходами поступает , сигнал соответствующего услови со входа 6 устройства. Тогда адрес следующей микрокоманды и адрес контрольного кода дл следующе;го перехода модифицируетс от значени (.0 или 1 ) сигнала услови . По адресной части микрокоманды и знача нию логического услови из блока 9 ассоциативной выбираетс . контрольный код дл перехода А2 или перехода А,ана входах . регистра 2 адреса устанавливаетс а рее микрокоманде М3. или М . На управл ющем выходе блока 5 управлени переходами вырабатцваетс нулевой сигнал 29. Если содержимое счетчика 10 контрол и регистра адреса со падают, то на выходе схемы 19 совпа дени вырабатываетс единичный сигнал . В. случае, если при вьшолненки начального участка микропрограммы имел место ложный Jбeзycлoвный переход (пропуск или повторное выполнение одной из микрокоманд ), зна чение адреса в регистре 2 адреса отличаетс от контрольного адреса . в счетчике 10 контрол и на выходе схемы 19 совпадени вырабатываетс нулевой сигнал. При поступлении импульса 27 на выходе элемента 20 И вырабатьгоаетс импульс 32, а по сиг налу 32 триггер 21 устанавливаетс ;и вырабатывает сигнал ошибки, кото рый поступает на выход 8 устройства По импульсу 28 в регистр 2 адрес заноситс адрес следующей микрокома ды. Вели условие выполн етс ,. .&то б дет адрес микрокоманды М. Микрокод манда Мз выбираетс из блока 1 пам ти микрокоманд и поступает на вход регистра 3 микрокоманд. В.четвертс цикле (фиг.65) .по им пульсу 25 срабатывает элемент 11 И, вследствие чего вырабатываетс импульс 31 на выходе элемента 13 ИЛИ в счетчик 10 заноситс д онтрольный код дл условного перехода А2. Так как между условными переходами А и Л 2 содержитс только одна л крокоманда Mj, то значени.е контрольного кода на единицу меньше (или больше) адреса, при котором происходит условный переход Aj. По импульсу 26 микрокоманда M.J заноситс в регистр 3 микрокоманд . В микрокоманде М как ив микрокомандах-М и.м, выполн етс безусловный переход. Поэтому поле номера услови в микрокоманде М равно нулю. При этом на управл ющем выходе блока 5 управлени переходами устанавливаетс единичный сигнал 29, а на информационный выход передаетс г младший разр д адресной части микрокоманды Mj. По импульсу 27-никаких действий в блоке 7 не производитс , а по импульсу 28 в регистр 2 адреса заноситс адрес микрокоманды А2. Мик-. рокрманда А2 выбираетс изблока 1 пам ти микрокоманд и поступает на вход регистра 3 микрокоманд. В п том цикле по импульсу 25 срабатывает элемент 12 И и сигналом 30 с .его выхода производитс прибавление (или вычитание ) единицы к (из ) содержимому счетчика 10 контрол . По импу.пьсу 26 микрокоманда А2 заноситс в регистр 3 микрокоманд. Бэтой микрокоманде производилс условный переход, поэтому на вход выбора услови блока 5 управлени переходами поступает не нулевой код номера услови . По этому коду блок 5 управлени переходг1ми подключает на свой информационный выход сигнал необхр- ; димого услови , а на управл ющем выходе блока 5 управлени переходами сигнал 29 устанавливаетс)Я в ноль; Еслипри поступлении импульса -27 адрес в регистре 2 адреса-отличный от контрольного в счетчике 10 контрол - тр срабатывает элемент 20 И и импуль-, сом 32-устанавливаетс триггер 21, который вырабатывает сигнал ошибки. По сигналу 2S э ре Истр 2 адреса заноситс адрес следующей микрокоманды .. Кроме того , по aTCMeiy адресу из блока 9 ассоциативной пам ти выбираетс контрольный код дл след5кицего после Алусловного перехода. В шестом цикле по импульсу 25 срабатывает элемент 11 И,- Сигналом 31 с выхода элемента 13 ИЛИ контрольный код заноситс в счетчик 10 конт .ррл и т.д. Если при выполнении условного перехода A.;j провер емое условие не выпрлн етс , то по сигналу 28 в регистр 2 адреса заноситс адрес; микрокоманды Мц.. Микрокоманда М выбираетс из блока 1 пам ти микрокоманд и nbcTjmaет на вход регистра 3 микрокоманд. , Тогда в четвертом цикле фиг.6с( по импульсу 25 срабатывает элемент 11 И, в результате чего на выходе эле«ента 13 ИЛИ вырабатываетс импульс и в счетчик 10 контрол заносит- с контрольный код дл условного перехОда Дз- 1 как между условными
переходами А и А j содержитс две микрокоманды М, то значение ;контрольного кода на два меньше (или больше ) адреса микрокоманды Aj. По импульсу 26 микрокоманда |.заноситс в регистр 3 микрокоманд. Поле номера услови , в микрокоманде М равно нулю, поэтому на управл ющем выходе блока 5 управлени переходами сигнал 29 устанавливаетс в единицу, i. на информационный выход блока 5 управлени переходами передаетс младший разр д адресной части микрокоманды М.
В п том цикле при поступлении шлпульса 25 на выходе элемента 12 И вырабатываетс импульс 30 и к (из) содержимому счетчика 10 контрол производатс прибавление (или вычитание единицы. По импульсу 26 микроком нда Mj заноситс в регистр 3
микрокоманд. По импульсу 27 никаких действий в блоке 7 сравнени не производитЬ , а по иктульсу 28 в регистр 2 адреса заноситс адрес микрокоманды Ад. В следующем цикле при поЬтупленйи имнульса 25 вырабатываетс импульс 30 и к (из содержимому счетчика 10 контрол производитс прибавление (вычитание ; второй единицы. По импульсу 26 микрокоманда А эано0 сите в регистр 3 микрокоманд. Дальнейша работа устройства аналогична описанной.
Таким образом предлагаемое устройство позвол ет вы вить ложные
5 безусловные переходы (пропуски иди повторное выполнение микрокомандJ на участке между двум условньиии переходами , тогда как в прототипе переходы такого рода оказываютс не обнаруженными.
Claims (1)
- (57} МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ ПЕРЕХОДОВ, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд блок управл ения /переходами, блок сравнения, блок ассоциативной памяти ,распределитель импульсов, элемент и.·элемент ИЛИ, причем первый вход блока управления переходами является управляющим входом устройства, информационный вход блок-a управления переходами соединен с первым выходом регистрамикрокоманд, второй и · третий выходы Которогосвязаны соответственно с входом выбора условия „блока управления переходами и первым входом блока ассоциативной памяти, второй вход которого соединен с информационным выходом блока управления переходами, управляющий выход которого подключен к управляющему входу блока сравнения, первый информационный вход которого связан с выходом регистра адреса и входом блока памяти микрокоманд, выход которого соединен с информационным входом регйстра· микрокоманд, установочный вход которого подключен ко входу начальной установки устройства, к установочному входу блока сравнения и к первому входу элемента ИЛИ, вто|Эой вход которого связан с выходом первого элемента И, инверсный вход которого соединен с первым, входом блока сравнения, второй вход эле··мента И связан с первым выходом распределителя импульсов, второй, третий и четвертый выхода которого соединены соответственно с тактовыми входа.ми регистра микрокоманд,блока сравнен . ния и.регистра адреса,установочный вход которого соединен с входом начальной установки устройства, управляющий и информационный входа регистра § адреса соединены соответственно * с управляющим выходом блока управления переходами и вторым входом бло ка ассоциативной памяти, выход регистра микрокоманд и выход блока сравнения являются соответственно управ-1 ляющим й сигнальным выходами устройства, о т л и ч а ю щ е ‘ё с я тем. 'что с целью повышения достоверности контроля переходов, в него введены . счетчик контроля и второй элемент И, причем информационный вход счетчика контроля связан с выходом блока ассоциативной памяти, вход сброса и счетцый вход счетчика контроля соединены соответственно с. выходом эле мента ИЛИ, и с выходом второго эйеиен*· та И, первый и второй входы которого связаны соответственно с управляющим выходов блока управления, переходамиои первым выходом распределителя импульсов, выход счетчика.конт роля подключен к второму информационному входу блока сравнения.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813364093A SU1018118A1 (ru) | 1981-12-15 | 1981-12-15 | Микропрограммное устройство управлени с контролем переходов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813364093A SU1018118A1 (ru) | 1981-12-15 | 1981-12-15 | Микропрограммное устройство управлени с контролем переходов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1018118A1 true SU1018118A1 (ru) | 1983-05-15 |
Family
ID=20986051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813364093A SU1018118A1 (ru) | 1981-12-15 | 1981-12-15 | Микропрограммное устройство управлени с контролем переходов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1018118A1 (ru) |
-
1981
- 1981-12-15 SU SU813364093A patent/SU1018118A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 711573, кл. G 06 F 11/00, 1977. 2. Авторское, свидетельство СССР ,по за вке 2954372/24,кл.С 06 F 9/22, л29.09.81 (прототип ).. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1018118A1 (ru) | Микропрограммное устройство управлени с контролем переходов | |
US3934237A (en) | Alarm device | |
SU1078432A1 (ru) | Устройство дл интерпретации выражений зыков программировани | |
SU1295393A1 (ru) | Микропрограммное устройство управлени | |
SU1642446A1 (ru) | Программируемый контроллер | |
SU983713A1 (ru) | Перестраиваемый микропрограммный процессор | |
SU1727112A1 (ru) | Распределенна система дл программного управлени с мажоритированием | |
SU966694A1 (ru) | Микропрограммное устройство управлени с контролем переходов | |
SU1084792A2 (ru) | Микропрограммное управл ющее устройство | |
RU2145434C1 (ru) | Модуль системы программного управления | |
SU1552171A1 (ru) | Устройство дл сравнени чисел в системе остаточных классов | |
SU1142833A1 (ru) | Микропрограммное устройство управлени | |
SU1198521A1 (ru) | Устройство управлени последовательностью операций цифрового вычислител | |
SU1151945A1 (ru) | Устройство дл ввода информации | |
SU1277163A1 (ru) | Устройство дл передачи телесигналов | |
SU1183982A1 (ru) | Устройство для моделирования систем человек-машина | |
SU1683018A1 (ru) | Устройство дл контрол обмена информацией | |
SU1181156A2 (ru) | Шифратор позиционного кода | |
US4044398A (en) | System for interfacing keyboard-operated apparatus with electrical data signals | |
RU1837316C (ru) | Устройство дл распределени задач в вычислительной системе | |
WO1994006079A1 (en) | Fault tolerant three port communications module | |
SU1605228A1 (ru) | Устройство дл делени чисел без восстановлени остатка | |
RU2015543C1 (ru) | Устройство для мажоритарного выбора сигналов | |
SU1166109A2 (ru) | Микропрограммное управл ющее устройство | |
SU1430953A1 (ru) | Генератор случайных сочетаний |