SU1596336A1 - Устройство дл контрол двух последовательностей импульсов - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в ЭВМ и цифровых системах с повышенной достоверностью функционировани . Отличительной особенностью устройства  вл етс  то, что оно позвол ет уменьшить опасность ложного забраковани  контролируемых импульсных последовательностей, быстрее вы вить причины по влени  сигналов ошибки на выходах устройства. Целью изобретени   вл етс  повышение достоверности контрол . Поставленна  цель достигаетс  за счет введени  блока 5 сравнени , элементов И 8, 9, элемента НЕ 13 и новых св зей. 4 ил.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в ЭВМ и цифровых системах с повышенной достоверностью функционировани .

Цель изобретени  - повышение достоверности контрол .

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2-4 - временные диаграммы его работы.

Устройство содержит регистр 1, первый 2 и второй 3 счетчики, блок 4 посто нной пам ти, блок 5 сравнени , элементы И 6-9, коммутатор 10, элементы НЕ 11-13, вход 14 первой контролируемой последовательности , вход 15 второй контролируемой последовательности , группу 16 входов номера контролируемой последовательности, тактовый вход 17, группу 18 входов адреса страницы, группы 19 и 20 входов соответственно старших и младших разр дов адреса 21 слова блока 4 пам ти, выходы 22-24 блока 4 посто нной пам ти, выход 25 ошибки устройства, счетные входы 26 и 27 счетчиков и выход 28 ошибки контролируемых последовательностей устройства.

На фиг. 2-4 , где использованы обозначени , введенные на фиг, 1, изображены временные диаграммы, по сн ющие.работу устройства соответственно при пропадании импульса в контролируемой последовательности , при по влении ложного дополнительного импульса и при по влении ошибки в работе устройства.

Регистр 1 предназначен дл  хранени  кода номера контролируемой последовательности . Этот код задает адрес страницы в блок 4, на которой записано эталонное значение контролируемой последовательности .

Код заноситс  к регистр параллельно через группу 16 входов по спаду сигнала на входе 17.

Счетчики 2 и 3 служат Дл  формировани  адреса слова в блоке 4 путем подсчета импульсов в первой и второй фазовых контролируемых последовательностей соответственно . Изменение состо ний счетчиков происходит по спаду сигнала на счетном входе.

Блок 4 представл ет собой ПЗУ статического типа и обеспечивает хранение слов, задающих потактно эталонное значение контролируемых последовательностей импульсов . Каждое слово содержит три разр да . Первый и второй разр ды задают эталонные значени  сигналов на входах 14 и 15 в конце текущего такта работы устройства , такт работы устройства - это его функционирование от прихода импульса в

одной из фаз до прихода ближайшего импульса в любой из фаз).

При кодировании слов в ПЗУ значение разр да принимаетс  равным единице в

том случае, если в конце такта на соответствующий вход должен поступить импульс. В противном случае значение сигнала принимаетс  равным нулю. Третий разр д слова подаетс  на выход 24 блока 4 и задает конец

цикла контролируемой последовательности . Во всех словах, соответствующих той или иной контролируемой последовательности с циклом длины L, значение этого разр да кодируетс  нулем, кроме последнего,

(L+1)-ro, слова, в котором первый и второй разр ды должны соответствовать первому и второму разр дам адреса страницы ПЗУ 4, поступающего с выхода 18 регистра 1, а третий разр д должен быть равен единице.

Пример кодировани  страницы ПЗУ при контроле последовательности типа 3-2-2-1 (т.е. один цикл которой содержит 3 импульса в первой фазе, затем два импульса во второй фазе, а затем два импульса в первой

фазе, затем один импульс во второй фазе) приведен в таблице.

В данномпримере рассматриваетс  страница ПЗУ, дл  которой первый и второй разр ды адреса равны О и 1 соответственно.

Эти разр ды и будут сравниватьс  на {L+1)-M такте с содержимым регистра 1 дл  определени  правильности работы устройства. Из таблицы следует, что дл  работы устройства с данной контрольной последовательностью используютс  только дев ть  чеек пам ти (выделены в таблице), а остальные  чейки страниць при правильной работе устройства не используютс . Но при отказах и сбо х регистра или счетчиков возможен перех д к неиспользуемым  чейкам. Все запрещенные  чейки пам ти дл  обнаружени  подобных ошибок закодированы таким образом , что третий разр д равен 1 дл  подачи разрешающего сигнала на блок 5, а первый и

второй разр ды имеют такие значени , которые не должны совпадать с первым и вторым разр дами адреса данной страницы ПЗУ (в рассматриваемом случае это любые значени , кроме 01). Это необходимо дл  того, чтобы

при сравнении этих разр дов запрещенной  чейки с соответствующими разр дами регистра 1 всегда по вл лс  сигнал ошибки в устройстве на выходе 25 блока 5 сравнени . Блок 5 сравнени  предназначен дл  того , чтобы (при соответствующем кодировании  чеек пам ти ПЗУ) по управл ющему сигналу из блока 4 осуществл ть сравнение значений двух разр дов кода адреса страницы блока 4, поступающих с регистра 1, и

двух соответствуйэщих эталонных разр дов, записанных в блоке 4.

Элементы И 6 и 7 служат дл  управлени  подачей импульсов на счетные входы счетчиков 2 и 3 таким образом, чтобы импульс первой (второй) фазы проходил на счетчик 2 (3) лишь тогда, когда на выходе 22 (23) ПЗУ имеетс  единичный сигнал, т.е. когда в конце текущего такта ожидаетс  приход импульса в этой фазе.

Элементы И 8 и 9 осуществл ют управление коммутацией сигналов контролируемой последовательности на входы счетчиков 2 и 3, коммутатора 10.

Коммутатор 10 предназначен дл  формировани  сигнала ошибки в контролируемой последовательности.

Элементы НЕ 11 и 12 обеспечивают формирование сигналов на управл ющих

входах коммутатора 10, а элемент НЕ 13 на управл ющих входах элементов И 8 и 9.

Рассмотрим работу устройства при контроле одного цикла импульсной последовательности типа 3-2-2-1, когда соответствующа  страница блока 4 закодирована так, как показано в таблице. При этом счетчик 2 должен иметь три разр да, а счетчик 3 - два разр да.

Пусть контролируема  последовательность фopмиpyetc  без искажений. Перед началом работы устройства счетчики 2 и 3 устанавливаютс  в исходное нулевое состо ние (цепи их установки на фиг. 1 условно не показаны), а в регистр 1 заноситс  код номера страницы, в которой записано потактно эталонное значение контролируемой последовательности. Поэтому на выходах ПЗУ 4 сигналы будут иметь значени , соответствующие нулевому слову страницы (перва  строка таблицы). Единичный сигнал с выхода 22 блока 4, пройд  через элемент И 8, отпирает элемент И 6, а через элемент НЕ 11 запрещает прохождение сигнала с входа 14 на выход 28 коммутатора 10. Нулевым сигналом с выхода 23 ПЗУ, проход щим через элемент И 9, запираетс  элемент И 7, и через элемент НЕ 12 разрешаетс  прохождение сигнала с входа 15 устройства на выход 28 коммутатора. С приходом первого и второго импульсов первой фазы содержимое счетчика 2 становитс  равным соответственно 001 и 010, вследствие чего на выходы ПЗУ последовательно подаютс  слова номеров 4 и 8 (таблица). Поскольку эти слова совпадают с нулевым словом, то на выходах ПЗУ сохран ютс  прежние значени  сигналов. С приходом последнего (третьего) импульса в первой пачке первой фазы на выходы ПЗУ подаетс  слово номер 12. При этом единичным сигналом с выхода

23 через элемент И 9 открываетс  элемент И 7 и с помощью элемента НЕ 12 выход 28 коммутатора 10 отключаетс  от входа 15. Нулевым сигналом с пыхода 22 ПЗУ через

5 элемент И 8 запираетс  элемент И 6, и с помощью элемента НЕ 11 вход 14 подключаетс  к коммутатору 10. Таким образом по окончании первой пачки первой фазы устройство подготовлено к контролю первой

0 пачки во второй фазе. Этот контроль осуществл етс  аналогично описанному, но при этом измен ютс  состо ни  только счетчика 3, который последним (вторым) импульсом первой пачки во второй фазеустанавливает5 с  в состо ние 10. Это обусловливает выборку из ПЗУ четырнадцатого слова, по которому происходит переключение устройства на контроль второй пачки импульсов в первой фазе, в процессе которого измен 0 ютс  состо ни  счетчика 2. Далее устройство рабртает аналогично описанному до тех пор, пока с приходом последнего импульса в последней пачке на выходы ПЗУ не будет . подано заключительное слово ( в данном

5 случае это слово номер 23), которое единичным сигналом с выхода 24 ПЗУ обеспечивает установку счетчиков 2 и 3 в О, подготавлива  устройство к контролю нового цикла контролируемой последовательности, а также этим сигналом через элемент НЕ 13 запираютс  элементы И 8 и 9 и разрешаетс  сравнение сигналов с выходов 22 и 23 ПЗУ 4 и с соответствующих выходов регистра 1, поступающих на блок 5 сравнени . Этим провер етс  соответствие заключительного слова номеру своей страницы, задаваемому регистром 1, Если .чти сигналы идентичны, то блок 5 сравнени  не эыдает сигнала ошибки. Несовпадение их означает,

0 что заключительное слово не соответствует заданной регистром 1 странице ПЗУ, т.е. в процессе контрол  произошел отказ или сбой счетчиков, ПЗУ или цепей св зи между ПЗУ, счетчиками и регистром, который привел к переходу на чужую страницу. При этом блок 5 формирует сигнал ошибки в работе устройства на выходе 25.

При необходимости перехода k контролю последовательности другого типа требуетс  занести соответствующий ей код в регистр 1.

Если в контролируемой последовательности произошло пропадание импульса в какой-либо из пачек, то в конце этой пачки

5 не происходит переключени  устройства на контроль очередной пачки импульсов в другой фазе из-за отставани  соответствующего счетчика. Вследствие этого первыйже импульс этой очередной пачки проходит на

вь1ход 28 коммутатора 10 через тот информационный вход, который из-за огставани  счетчика противоположной фазы к этому времени еще не отключен от коммутатора 10. По вление импульса на выходе 28  вл етс  сигналом ошибки в контролируемой последовательности. Например, если в первой пачке второй фазы пропадает последний (второй) импульс (фиг. 2), то счетчик 3 сохран ет прежнее состо ние 01 вместо перехода в состо ние 10. Поэтому к моменту прихода первого импульса из второй пачки в первой фазе на выходы ПЗУ вместо четырнадцатого слова поступает тринадцатое слово. При этом единичным сигналом С выхода 23 ПЗУ по-прежнему открыт элемент И 7, а нулевым сигналом с выхода 22 выход 28 коммутатора 10 остаетс  подключенным к входу 14.

Поэтому оба импульса второй пачки в первой фазе через этот вход поступают на выход 28 коммутатора, сигнализиру  об искажении контролируемой последовательности . Выдача сигналов ошибки продолжаетс  еще в течение двух циклов контролируемой последовательности, после чего устройство вновь входит в синхронизм с контролируемой последовательностью.

Если в какой-либо пачке по вл етс  ложный дополнительный импульс, то через коммутатор 10 последний (ложный) импульс этой пачки поступает на выход 28 устройства , так как к этому времени вход соответствующей фазы уже будет подключен к коммутатору 10. Например, если в первой пачке второй фазы по вл етс  третий импульс (фиг. 3), то уже после второго импульса из этой пачки на выходы ПЗУ 4 подаетс  четырнадцатое слово, т.е. устройство подготавливаетс  к приему второй пачки импульсов в первой фазе и вход 15 подключаетс  к коммутатору 10. Следовательно, третий ложный импульс второй фазы проходит на выход 28 коммутатора 10 и устройство снова зафиксирует ошибку в контролируемой последовательности .

Если, в самом устройстве возникает сбой или отказ счетчиков 2 и 3 или ПЗУ 4, то это обнаруживаетс  Е течение одного-двух циклов и на выходе 25 устройства по вл етс  сигнал ошибки в его работе. Например, пусть произошел обрыв св зи с выхода младшего разр да счетчика 2 на вход ПЗУ 4. Тогда по приходу первого импульса первой пачки в первой фазе на группе входов блока 4 не возникает код адреса слова номер четыре (таблица), а остаетс  код нулевого слова , хот  счетчик 2 срабатывает правильно (фиг. 4). По приходу второго импульса первой пэчки на группе входов ПЗУ 4 возникает код адреса слова номер восемь. Так как со-.

держимое нулевого, четвертого и восьмого слов блока 4 идентично, то устройство пока еще не обнаруживает никаких ошибок. По приходу третьего импульса первой пачки на

входах блока 4 должен по витьс  адрес слова двенадцать, содержимое которого отлично от рассмотренных слов, позвол   устройству подготовитьс  к приему импульсов первой пачки во второй фазе. Но из-за

обрыва выхода счетчика 2 на выходах блока 4 остаетс  содержимое слова номер восемь. Таким образом, элемент И 7 остаетс  запертым и не позвол ет сигналам с входа 15 проходить на вход 27 счетчика 3, а вход 15

остаетс  подключённым с помощью элемента НЕ 12 к выходу 28 коммутатора 10. Поэтому по приходу первой пачки импульсов во второй фазе оба ее импульса попадают на выход 28 коммутатора 10 в виде сигналов

ошибки в контролируемой последовательности . Одновременно по приходу первого импульса второй пачки в первой фазе счетчик 2 переключаетс  в состо ние 100 (так как это уже четвертый импульс, приход щий

на его вход), а счетчик 3 остаетс  в состо нии 00.Таким.образом, на входах 21 блока 4 возникает код запрещенного слова номер шестнадцать вместо требуемого восемнадцатого слова. В результате на выходах

22 - 24 блока 4 по вл ютс  единичные сигналы . При этом с выхода 24 поступает разрешающий сигнал и блок 5 производит сравнение кодов с выходов 22 и 23 ПЗУ и кода младших разр дов регистра 1. Так как

при кодировании запрещенных слов рассматриваемой страницы в разр дах 22 и 23 задаетс  код, не совпадающий с кодом младших разр дов адреса страницы, то на выходе 25 возникает сигнал ошибки в работе устройства. Таким образом, в пределах цикла ошибка в работе устройства будет обнаружена. По аналогичной методике можно проследить, как устройство обнаруживает другие отказы и сбои в его работе,

привод щие к ошибочным переходам между словами в пределах своей страницы.

Дл  надежного срабатывани  блока 5 сравнени  при сбросе счетчиков 2 и 3 в О

и переходе к нулевому слову блока 4 пам ти длительность единичного сигнала на выходе 24 блока 4 должна определ тьс  минимальным временем Гсч установки в О хот  бы одного из счетчиков 2 и 3 и временем

срабатывани  блока 4 ГПЗУ (определ емым временем выборки) и должно выполн тьс  условиеТер Тсч + , где Тер - врем  срабатывани  блока 5 сравнени .

Это достигаетс  за счет использовани  в качестве счетчиков микросхем К15ьИЕ5, в качестве блока 4 микросхемы К541РУ2, в качестве блока сравнени  микросхемы К541РУ2.

Claims (1)

1. Формула изобретени  Устройство дл  контрол  двух последовательностей импульсов, содержащее два счетчика, два элемента И, два элемента НЕ, коммутатор, блок посто нной пам ти и регистр , причем первый вход первого элемента И соединен с первым информационным входом коммутатора и  вл етс  входом первой контролируемой последовательности устройства, выход первого элемента НЕ соединен с первым управл ющим входом коммутатора , второй информационный вход которого соединен с первым входом первого элемента И и  вл етс  входом второй контролируемой последовательности устройства , выход второго элемента НЕ соединен с вторым управл ющим входом коммутатора, выход которого  вл етс  выходом ошибки контролируемых последовательностей устройства, выход первого элемента И соединен со счетным входом первого счетчика, разр дные выходы которого соединены с первой группой адресных входов блока посто нной пам ти, выход второго элемента И соединен со счетным входом второго счетчика, разр дные выходы которого соединены с второй группой адресных входов блока посто нной пам ти, первый выход которого соединен с входами

   сброса в О первого и второго счетчиков, группа информационных входов регистра  вл етс  группой входов номера контролируемой последовательности устройства, вход разрешени  записи регистра  вл етс  тактовым входом устройства, группа выходов регистра соединена с третьей группой адресных входов блока посто нной пам ти, отличающеес  тем, что, с целью повышени  достоверности контрол , в него введены блок сравнени , два элемента И и третий элемент НЕ, причем второй выход блока посто нной пам ти соединен с первым входом третьего элемента Л и с первым входом первой группы информационных входов блока сравнени , второй вход первой группы информационных входов которого соединен с третьим выходом блока посто нной пам ти и с первым входом четвертого элемента И, первый выход блока посто нной пам ти соединен со стробирующим входом блока сравнени  и с входом третьего элемента НЕ, выход которого соединен с вторыми входами третьего и четвертого элементов И, выход третьего элемента И соединен с входом первого элемента НЕ и с вторым входом первого элемента И, выход четвертого элемента И соединен с входом второго элемента Н Е и с вторым входом второго элемента И, группа выходов регист-. ра соединена с второй группой информационных входов блока сравнени , выход которого  вл етс  выходом ошибки устройства .

   Продолжение таблицы MLMIM MIMi )KHbiu импульс Фиг.З