SU1591019A1

SU1591019A1 - Устройство для контроля и восстановления информации по модулю два

Info

Publication number: SU1591019A1
Application number: SU884374467A
Authority: SU
Inventors: Marks S Nisnevich; Iskiya A Malaev
Original assignee: Marks S Nisnevich; Iskiya A Malaev
Priority date: 1988-02-02
Filing date: 1988-02-02
Publication date: 1990-09-07

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре последовательного приема информации. Цель изобретения - расширение функциональных возможностей устройства путем коррекции одиночных ошибок. Устрой2

ство содержит два формирователя 1 и 2 импульсов, блок 3 коррекции информации, приемный регистр 4, буферный регистр 5, генератор 6 импульсов, блок,

7 синхронизации, блок 8 управления. Блок 7 синхронизации по перепаду прямого информационного сигнала от "единицы" к "нулю" включает в работу блок

8 управления и в течение приема телеграфного знака снабжает блок 8 управления тактовыми импульсами. В блоке 3 коррекции информации осуществляется сравнение сигналов, поступающих по прямому и инверсному информационным входам устройства. При сравнении этих сигналов происходит запоминание сигнала ошибки, по которому затем происходит коррекция неисправного бита. 1 з.п..ф-лы,.4 ил.

Фиг.1

5и 1591019

>

1591019

3

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре последовательного приема информации. .

Цель изобретения - расширение функциональных возможностей устройства путем коррекции одиночных ошибок.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 функциональная схема блока синхронизации; на фиг. 3 - функциональная схема блока управления; на фиг.4 функциональная схема блока коррекции информации.

Устройство (фиг. 1) содержит два формирователя 1 и 2 импульсов, блок 3 коррекции информации, приемный регистр 4 сдвига, буферный регистр 5, 20

генератор 6 импульсов, блок 7 синхронизации, блок 8 управления, выходы 9 и 10 формирователей 1 и 2 импульсов соответственно, информационный выход

11 блока 3 коррекции информации, выход25

12 неисправности устройства, выход 13 ценератора 6 импульсов,' выход 14 блока 7 .синхронизаций, вход 15 включения блока 7 синхронизации, вход 1 6 подтверждения считывания кода устройства, выход 17 конца приема устройства, третий 18 и второй 19 выходы блока 8 управления, первый выход 20 блока 8 управления, информационный выход 21 устройства.

Блок 7 синхронизации (фиг. 2) со- ^5 держит первый элемент И 22, первый элемент НЕ 23, счетчик 24, второй элемент НЕ 25 и второй элемент И 26.

Блок 8 управления (фиг. 3) содержит первый счетчик 27, элемент НЕ 28, первый 29 и второй 30 триггеры, элемент И-ИЛИ 31, второй счетчик 32 и третий триггер 33.

Блок 3 коррекции информации (фиг.4)^ содержит первый элемент И 34, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 35, второй элемент И 36, первый триггер 37, сдвиговые регистры 38 и 39, второй 40, третий 41 и четвертый 42 триггеры, третий элемент И 43, элемент ИЛИ-НЕ 44, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 45.

Устройство работает следующим образом.

Последовательные данные по дифференциальному каналу связи (например, ·* в виде витой пары проводов или симметричного телефонного провсда/пары) приходят в виде двух потоков: прямых

и инверсных данных. Функции согласования устройства с каналом связи выполняют формирователи 1 и 2 раздельно для каждого потока данных (общая "земля" для простоты изложения не показана). Эти потоки данных поступают на информационные входы блока 3 коррекции информации, где производится их анализ и, при необходимости, соответствующая обработка.

В предлагаемом устройстве блок 3 коррекции информации получает с выходов формирователей 1 и 2 вполне определенные логические значения (0 или 1). В данном случае эти значения просто будут одинаковыми и совпадают. Контроль четности ведется для каждого из распределенных потоков. Принятое значение будет истинным для одного из потоков, контроль четности в котором не выявит ошибки. Во втором же потоке ошибка будет выявлена. Этой информации вполне достаточно для восстановления принятой информации. Если контроль четности покажет ошибку в обеих принятых последовательностях, это будет означать двойную, не корректную ошибку, формирующую на выходе 12 устройства сигнал признака ошибки приема. С выхода 11 блока 3 в приемный сдвиговый регистр 4 поступают исправленные ранные (в случае одиночной ошибки при приеме). С выхода регистра 4 принятые данные переписываются в буферный регистр 5, с выхопа которого их может считать внешнее устройство (которому эти ранные прерназначены).

Синхронизация устройства осуществляется блоком 7 в соответствии с. принимаемой с входа 9 информацией.

В исходном (стоповом) состоянии в цепи 15 присутствует сигнал "Лог. "1", До тех пор, пока в цепь 9 с входа будет поступать сигнал "Лог. "1", работа счетчика 24 будет заблокирована сигналом сброса с выхода элемента И 22, соответственно не будет выходных импульсов в цепи 14.

Если в цепи 9 появится сигнал "Лог. "0", сигнал сброса счетчика 23 на выходе элемента И 22 снимется и счетчик 24 начнет счет. Через восемь импульсовгенератора 6 импульсов, поступающих на счетный вход счетчика 24 через элемент НЕ 23, в цепи 14 появится сигнал "Лог."1", синхронизирующий работу блока 8 управления.

1591019

5

В блоке 8 управления первый же импульсов в цепи 14 переводит счетчик 27, работающий по тпоН 11 (один стартовый бит, восемь информационных, один бит контроля четности и один из стоповых битов), в нулевое состояние и на его выходе (цепь 15) появляется уровень логического "0", разрешающий теперь работу счетчика 24 блока 7 синхронизации на время приема всей входной последовательности. Импульсы в цепи 14 следуют с периодом, равным 16-ти импульсам генератора 6. Предполагается, что частота следования: бит информации во входных цепях 9 и 10. Для того, чтобы синхроимпульс в цепи 14 надежно стробировал биты входной информации, его период сдвинут относительно фронта смены входных бит на восемь тактов (на счет элемента НЕ 25 в блоке 7 синхронизации). Элемент НЕ 23 служит для "согласования'’ полярностей управляющих Фронтов сигналов генератора 6.

Через 11 импульсов в цепи 14 на входе 15 блока 7 управления появляется уровень логической "1". Если при этом в цепи 9 появится сигнал логического "0”, то процесс синхронизации приема очередной "порции" выходной информации повторяется, а в противном случае - блокируется сигналом сброса на выходе элемента И 22 блока 7 синхронизации.

Для внутренних схем устройства сигнал логической "1" в цепи 15 Фактически служит признаком разграничения "порций" принимаемой информации. Поэтому он используется для формирования сигналов в цепях 17—20, управляющих коррекцией принятой информации (при необходимости) и обменом принятой информацией с внешним устройством. Сигнал в пели 18 инициирует новый цикл контроля четности принимаемых данных в блоке 3 коррекции информации. Сигнал в цепи 19 используется для Фиксации результатов контроля четности принятых данных по обоим входным каналам 9 и 10 в блоке 3 коррекции информации. Сигналы в цепи 20 синхронизируют работу блока 3 коррекции информации и сдвигового регистра 4,

Блок 8 управления работает следующим образом.

Предположим, что приема данных , еще не было или он был достаточно

давно, а ранее принятая информация

считана внешним устройством. При

этом в цепи 15 (как описано) будет

уровень логической "1",в цепи 14

импульсы отсутствуют, триггеры 29,

30 и 33 в состоянии логического "0", в цепи 16 - уровень логической "1".

Сброс триггеров осуществляется уровнем логического "0", а счетчика 32 (как и счетчика 24 в блоке 7 синхронизации) - уровнем логической "1".

Приход старт-бита во входной по- ', следовательности (уровень логического "0" в цепи 9) вызовет сброс сигнала в цепи 15 в логический "0". Его инвертированный Фронт установит в состояние логической "1" триггер 30 (на его информационном входе постоянный уровень логической "1"). В этом состоянии триггер 30 будет очень короткое время, пока в цепи 14 будет уровень логической "1" (счетчик 27, как и счетчики 24 и 32, переключается передним Фронтом на своем счетном входе). Этой длительности достаточно для сброса триггеров 37 и 40 блока 3 коррекции информации и подготовки их к контролю вновь принимаемой порции информации. Прием осуществляется по синхроимпульсам, приходящим по цепи 14 и транслируется на выход 20 через элемент И-ИЛИ 31 (на выходе элемента НЕ 28 разрешающий уровень логической "1"). При этом синхронизируется работа триггеров 37 и 40, регистров 38 и 39 блока 3 коррекции информации и приемного сдвигового регистра 4. Счетчик 32 блока 8 управления пока не работает, так как он блокируется уровнем логической "1" с инверсного выхода триггера 29. Соответственно остается сброшенным и триггер 32.

После завершения приема данной порции информации на выходе счетчика 28 появляется уровень логической "1", Фронт установки которого (передний фронт) устанавливает триггер 29 в состояние логической "1” (на его информационном входе - постоянный уровень логической "1"). Уровень логического нуля с инверсного выхода триггера 29 разблокирует счетчик 32, а уровень логической "1" в цепи 19 с прямого выхода того же триггера разрешает прохождение синхроимпульсов с выхода генератора 6 в цепь 20 через элемент И-ИЛИ 31 и переписыва1591019

ет в блоке 3 результаты контроля

четности в триггеры 41 и 42.

Более высокая частота следования импульсов в цепи 20 вводится для "прокачки" принятой информации через схемы коррекции блока 3 коррекции информации в приемный сдвиговый регистр 4. "Прокачиваются" только информационные биты, которых в принятом формате восемь (отсюда и модуль счета счетчика 32, равный восьми). Окончание "прокачки" фиксируется сбросом триггера 29 (с автоматической блокировкой дальнейшей работы счетчика 32) и установкой триггера 33, формирующего признак приема данных, передним фронтом которого примятая и скорректированная информация переписывается из приемного сдвигового регистра 4 в буферный регистр 5 хранения. Синхроимпульс перезаписи информации из буферного регистра 5 хранения во внешнее устройство по цепи 16 сбрасывает триггер 33 в состояние логического "0", чем подготавливает его к Формированию признака после приема следующей порции входной информации.

Блок 3 коррекции информации работает следующим образом.

Данные, поступающие по цепи 9,записываются в регистр 38, сравниваются на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 35 с данными по цепи 10, управляют элементом И 34 и работой блока 7 синхронизации. Если в цепи 9 в данный момент присутствует логическая "1", то синхроимпульс по цепи 20 проходит на счетный вход триггера 38, иначе состояние триггера 37 не изменится.

Данные цепи 10 управляют элементом И 36, работающим аналогично элементу И 34.

Синхроимпульсы цепи 20 записывают в регистр 38 данные из цепи 9, а в регистр 39 - результаты сравнения данных на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 35.

Предположим, что число бит в информационной посыпке равно восьми (т.е. четно). С учетом бита четности число контролируемых бит равно девяти (т.е. нечетно). Пусть принято правило, по которому число единиц в конт ролируемых битах' одной информационной посылки должно быть нечетно. Это значит, что число нулей ц этой же посылке должно быть четным, т.е. контроль четности потока прямых

данных должен показать нечетность,

а контроль четности потока инверсных данных - четность.

Это определяет "полярность” выходов триггеров 37 и 40, связанных с информационными входами триггеров 41 и 42;

В случае, если ошибка четности в потоке прямых данных не обнаружена, на вход элемента ИЛИ-НЕ 44 с. прямого выхода триггера 41 поступает логическая " 1", блокирующая работу элемента ИЛИ-НЕ 44 так, что независимо от информации, поступающей на него с выхода регистра 39 ошибок, на выходе элемента ИЛИ-НЕ 44 всегда присутствует логический "0", не влияющий на прохождение информации с выхода регистра 38 данных через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 45 на выход 11 блока 3 коррекции информации .

В случае, если с прямого выхода триггера 41 снимается уровень логического "0", что свидетельствует о наличии искажения в принятом потоке прямых данных, на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 45 через элемент ИЛИ-НЕ 44 с выхода регистра 39 поступает информация в виде логической "1" (на выходе регистра 39 - это

логический "0", инвертируемый элементом ИЛИ-НЕ 44 в логическую "1") в месте искажения принятой последовательности. Соответствующий бит последовательности инвертируется, и на выход 11 блока 3 коррекции информации поступает уже исправленная информация.

Однако может случиться так, что ошибок в принимаемой информации две, причем одна из них искажает прямой поток, а другая - инверсный. В этом случае.устройство не может восстановить обе ошибки, но информация об этом через элемент И 43 с выходов, триггеров 41 и 42 поступит на выход 12 устройства признака ошибки приема, ι

Предлагаемое устройство позволяет обнаружить две и исправить одну ошибку в принимаемой последовательности с битом контроля четности.

‘

Claims

Формула изобретения

1. Устройство для контроля и восстановления информации по модулю два,

содержащее приемный регистр сдвига.

9

1591019

буферный регистр, генератор импульсов, блок синхронизации, блок управления и первый формирователь импульсов, причем вход первого формирователя импульсов является прямым информа- $ ционным входом устройства, выход первого формирователя импульсов соединен с первым входом разрешения блока синхронизации, тактовый вход которого соединен с выходом генератора импульсов, первый выход блока управления соединен с тактовым входом приемного регистра сдвига, информационный выход которого соединен с информационным входом буферного регистра, информационный выход которого является информационным выходом устройства, отличающееся тем, что, с целью .расширения Функциональных возможностей устройства за счет коррекции одиночных ошибок, в него введены второй формирователь импульсов и блок коррекции информации, содержащий два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, 25 три элемента И, элемент ИЛИ-НЕ, четыре триггера и два регистра сдвига, блок синхронизации содержит счетчик, два элемента И и два элемента НЕ, причем вход второго формирователя импульсов является инверсным информационным входом устройства, выход первого формирователя импульсов соединен с первыми входами первых элементов И и ИСКЛЮЧАЮЩЕЕ ИЛИ блока коррекции информации и информационным 35 входом первого регистра сдвига блока коррекции информации, выход второго формирователя импульсов соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом второго элемента И блока коррекции информации, в блоке коррекции информации выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с информационным входом второго регистра сдвига, выходы пер- 45 вого и второго элементов И соединены со счетными входами соответственно первого и второго триггеров, прямые выходы которых соединены с информационными входами соответственно 50

третьего и четвертого триггеров, инверсный и прямой выходы которого соединены с соответствующими входами третьего элемента И, выход которого является выходом неисправности уст- 55 ройства в блоке коррекции информации, прямой выход третьего триггера и информационный выход второго регист10

ра сдвига соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, информационный выход первого регистра сдвига соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является информационным выходом блока коррекции, тактовый выход блока управления соединен с вторыми входами первого и второго элементов И и тактовыми входами первого и второго регистров сдвига блока коррекции информации, в блоке синхронизации первые входы первого элемента И являются первым и вторым входами разрешения блока синхронизации, вход первого элемента НЕ является тактовым входом блока синхронизации, выход первого элемента И и выход первого элемента НЕ соединены соответственно с установочным нулевым и счетным входами счетчика, информационные выходы первого, второго и третьего разрядов которого соединены с соответствующими входами второго элемента И, информационный выход четвертого разряда счетчика через второй элемент НЕ соединен с четвертым входом второго элемента И, выход которого является выходом блока синхронизации, выход генератора * импульсов соединен с тактовым входом блока управления, второй выход которого соединен с третьим входом элемента И-ИЛИ и тактовыми входами третьего и четвертого триггеров блока коррекции информации, третий выход блока управления соединен с нулевыми входами первого и второго триггеров блока коррекции информации, выход блока коррекции информации соединен с информационным входом приемного регистра сдвига, выход блока синхронизации соединен с входом запуска блока управления, четвертый выход которого соединен с вторым входом разрешения блока синхронизации, пятый выход блока управления соединен с тактовым входом' буферного регистра и является выходом конца приема устройств.], установочный вход блока управления подключен к входу подтверждения считывания устройства.
2. Устройство по п. ^отличающееся тем, что, блок управления содержит три триггера, два

1591019

12

счетчика, элемент НЕ и элемент И-ИЛИ,, причем выход элемента И-ИЛИ является первым выходом блока, выход первого счетчика соединен с тактовым входом первого триггера, первым входом элемента И-ИЛИ и входом элемента НЕ, выход которого соединен с тактойым входом второго триггера, информационные входы первого и второго триггеров подключены к шине единичного потенциала устройства, инверсный выход первого триггера соединен с установочным нулевым входом второго счетчика, выход переноса которого соединен с нулевым входом первого триггера и единичным входом третьего триггера, прямой выход первого триггера соединен с вторым входом.

элемента И-ИЛИ и является вторым выходом блока, прямой выход второго

тригрера является третьим выходом
5 блока, выход первого счетчика является четвертым выходом блока, прямой выход третьего триггера является пятым выходом блока, третий вход элемента И-ИЛИ подключен к тактовому

Ιθ входу блока, счетный вход первого счетчика, нулевой вход второго триггера и четвертый вход элемента И-ИЛИ подключены к входу запуска блока, выход элемента НЕ соединен с пятым

1₅ входом элемента И-ИЛИ, нулевой вход третьего триггера подключен к установочному входу устройства, выход элемента И-ИЛИ соединен со счетным входом второго счетчика.

Фиг.З

1591019