JPS5983254A - ウオツチドツグタイマ - Google Patents
ウオツチドツグタイマInfo
- Publication number
- JPS5983254A JPS5983254A JP57192558A JP19255882A JPS5983254A JP S5983254 A JPS5983254 A JP S5983254A JP 57192558 A JP57192558 A JP 57192558A JP 19255882 A JP19255882 A JP 19255882A JP S5983254 A JPS5983254 A JP S5983254A
- Authority
- JP
- Japan
- Prior art keywords
- output
- preset
- executed
- signal
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 abstract description 15
- 238000001514 detection method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、マイクロコンピュータの動作を正確に監視で
きるウォッチドッグタイマに関するものである。
きるウォッチドッグタイマに関するものである。
（背景技術）
ウォッチドッグタイマは高い信頼性を要求されるシステ
ムの監視装置として有用である。特にマイクロコンビー
ータシステムの応用分野の拡大に伴なって、ウォッチド
ッグタイマの必要性が高まっている。従来のウォッチド
ッグタイマを第１図（ａ）に示す。これは拘トリガ可能
な単安定マルチバイブレータ（リトリガブルモノステー
ブルマルチバ、イブレータ・・・・・・以下ＭＭＶとす
る）を使った例である。
ムの監視装置として有用である。特にマイクロコンビー
ータシステムの応用分野の拡大に伴なって、ウォッチド
ッグタイマの必要性が高まっている。従来のウォッチド
ッグタイマを第１図（ａ）に示す。これは拘トリガ可能
な単安定マルチバイブレータ（リトリガブルモノステー
ブルマルチバ、イブレータ・・・・・・以下ＭＭＶとす
る）を使った例である。
トリガ入力としては、デジタルシステムの内部で定期的
に発生するパルス（例えばシステムクロックパルス）を
入力する。出力パルス幅は、入力パルスの間隔の約１．
５倍になるように外付けの抵抗■ｔトコンデンサＣで設
定してお（（第１図（ｌ〕）のＴ２）。
に発生するパルス（例えばシステムクロックパルス）を
入力する。出力パルス幅は、入力パルスの間隔の約１．
５倍になるように外付けの抵抗■ｔトコンデンサＣで設
定してお（（第１図（ｌ〕）のＴ２）。
従って、このＭＭＶはシステムの動作が正常な場合は入
力パルスによって常にトリ力されており、出力はＪＴレ
ベルを保持している。第１図（１））の点線のように入
力パルスが１発でも抜けると、へ・Ｉ ＭＶの出力は設
定された時間′Ｐ２後Ｌレベルとなる。これによって、
システムの動作か異常になったことを検出できる。
力パルスによって常にトリ力されており、出力はＪＴレ
ベルを保持している。第１図（１））の点線のように入
力パルスが１発でも抜けると、へ・Ｉ ＭＶの出力は設
定された時間′Ｐ２後Ｌレベルとなる。これによって、
システムの動作か異常になったことを検出できる。
しかし、このような方法ではシステムの動作異常かＭＭ
ＶＯ入カパルスに反映される場合は検出できろが、反映
されない場合は検出不ｒｔＪ能である。
ＶＯ入カパルスに反映される場合は検出できろが、反映
されない場合は検出不ｒｔＪ能である。
マイクロコンビ・、−タシステムに於ては、内蔵のプロ
グラムタイマを用いてこのようなウォッチドッグタイマ
が実現できる。第２図（ａｌにその例を示す。プログラ
ムタイマ１は、レジスタ２、コンパレータ：つ、カウン
タ４、スクート・ストップコントロール回路４′から構
成されている。φは命令実行サイクル毎に出るパルスで
ある。動作を説明すると、プログラムの特定の個所にタ
イマの値（］）ＡＴＡ）をレジスタ２にプリセットする
命令を入れておく。この命令が実行されると、レジスタ
２への州込み信号Ｗ１．によってＤＡＴＡかレジスタ２
に一占込まれると同時にカウンタ４をリセットする。
グラムタイマを用いてこのようなウォッチドッグタイマ
が実現できる。第２図（ａｌにその例を示す。プログラ
ムタイマ１は、レジスタ２、コンパレータ：つ、カウン
タ４、スクート・ストップコントロール回路４′から構
成されている。φは命令実行サイクル毎に出るパルスで
ある。動作を説明すると、プログラムの特定の個所にタ
イマの値（］）ＡＴＡ）をレジスタ２にプリセットする
命令を入れておく。この命令が実行されると、レジスタ
２への州込み信号Ｗ１．によってＤＡＴＡかレジスタ２
に一占込まれると同時にカウンタ４をリセットする。
次にスターｌ−命令を実行すると、φがカウンタに人力
されカウンタはＯかも歩進し、その内容かレジスタ２内
のデータと一致するとコンパレータ３の出力に一致伯号
Ｍを出力する。ここで、一致する直Ａｉｌ Ｋ丙びタイ
マのプリセット命令を置けば、一致信号Ｍを出力するこ
となく再び次のＤＡＴＡかレジスタに入り、カウンタは
Ｏかもカウントを再開する。このような方法で、プログ
ラムの中に適当な間隔をお℃・てタイマのノリセント命
令をお（ことによってウォッチドッグタイマが実現され
る。
されカウンタはＯかも歩進し、その内容かレジスタ２内
のデータと一致するとコンパレータ３の出力に一致伯号
Ｍを出力する。ここで、一致する直Ａｉｌ Ｋ丙びタイ
マのプリセット命令を置けば、一致信号Ｍを出力するこ
となく再び次のＤＡＴＡかレジスタに入り、カウンタは
Ｏかもカウントを再開する。このような方法で、プログ
ラムの中に適当な間隔をお℃・てタイマのノリセント命
令をお（ことによってウォッチドッグタイマが実現され
る。
第２図（１））のタイミング図で再度説明すると５．５
’、 ５“の各々はプリセット命令の実行される時間的
位置を示１−１６は５の次に実行されるべきプリセット
命令の時間的位置を示す。もし６が□（ｉ’ｊらかの異
常によって実行されないとき、あるいは８のように遅（
実行されるような場合は５でプリセット（〜だ値に基づ
（一致信号Ｍ（７）が出力され、プログラムの実行に伺
もかの異常があったことが判断できる。
’、 ５“の各々はプリセット命令の実行される時間的
位置を示１−１６は５の次に実行されるべきプリセット
命令の時間的位置を示す。もし６が□（ｉ’ｊらかの異
常によって実行されないとき、あるいは８のように遅（
実行されるような場合は５でプリセット（〜だ値に基づ
（一致信号Ｍ（７）が出力され、プログラムの実行に伺
もかの異常があったことが判断できる。
この出力は警報ブザーをトリガするか、異常処Ｊ用ルー
チンを開始するための割込みを発生する力・、システム
にリセットをかけるなどの目的に使用される。
チンを開始するための割込みを発生する力・、システム
にリセットをかけるなどの目的に使用される。
第２図のような方法に於ても次のような問題カー残され
ている。
ている。
（１） タイマにプリセットした時間より早めに次の
プリセント命令か実行されろような異常か発生したとき
は、検出できない。
プリセント命令か実行されろような異常か発生したとき
は、検出できない。
（２）一致信号か出な（なるような故障かあっても検出
できない。
できない。
従って、従来の方法によるウォッチドッグタイマにおい
ては起り得る全ての故障に対し、検出できる割合が非常
に低いものであった。別の表現をすれば、従来のウォッ
チドッグタイマはシステムの動作を正確に監視している
とは言えないものてあった。
ては起り得る全ての故障に対し、検出できる割合が非常
に低いものであった。別の表現をすれば、従来のウォッ
チドッグタイマはシステムの動作を正確に監視している
とは言えないものてあった。
（発明の諌題ン
本発明は従来の技術の上記欠点を改善するも久で、その
特徴は、書込み信号（Ｗｒ ）によりデータな書込むレ
ジスタと、クロックパルス（φ）により歩進するカウン
タと、該カウンタの内容と前記レジスタの内容とが一致
したとき一致出力信号を発生するプログラムタイマと；
該−散出力信号をノくルス（φ）の１周期分保持する第
１のフリップフロップ（１”＋ ）と；−散出力信号を
パルス（φ）に同期して保持する第２の７リツプフロツ
プ（Ｆ２）と；第２のフリップフロップの出力をパルス
（φ）に同期して保持する第３のフリップフロップ（Ｆ
３）と；第１のフリップフロップ（Ｆ＋ ）の反私出力
と書込み信号（ＷＴ ）との論理積を提供するアンド回
路（Ｇ、）と；第３のノリツブフロップ（Ｆ３）の出力
と前記アンド回路（Ｇ２）との綿埋和を提供するオア回
路（Ｇ２）とを有し、該オア回路（Ｇ２）の出力にコン
パータの異常動作（ＮＧ）信号を発生するごときウォッ
チドッグタイマにある。
特徴は、書込み信号（Ｗｒ ）によりデータな書込むレ
ジスタと、クロックパルス（φ）により歩進するカウン
タと、該カウンタの内容と前記レジスタの内容とが一致
したとき一致出力信号を発生するプログラムタイマと；
該−散出力信号をノくルス（φ）の１周期分保持する第
１のフリップフロップ（１”＋ ）と；−散出力信号を
パルス（φ）に同期して保持する第２の７リツプフロツ
プ（Ｆ２）と；第２のフリップフロップの出力をパルス
（φ）に同期して保持する第３のフリップフロップ（Ｆ
３）と；第１のフリップフロップ（Ｆ＋ ）の反私出力
と書込み信号（ＷＴ ）との論理積を提供するアンド回
路（Ｇ、）と；第３のノリツブフロップ（Ｆ３）の出力
と前記アンド回路（Ｇ２）との綿埋和を提供するオア回
路（Ｇ２）とを有し、該オア回路（Ｇ２）の出力にコン
パータの異常動作（ＮＧ）信号を発生するごときウォッ
チドッグタイマにある。
（発明の構成および作用）
第３図は本発明の実施例であって１（鎖線内））
は従来のプログラムタイマ、Ｆ１〜Ｆ３はＤ形ンリソプ
フロノブ、Ｇ１はアンドゲート、Ｇ２．Ｇ３はオアゲ−
トである。以下、詳細に説明する。
は従来のプログラムタイマ、Ｆ１〜Ｆ３はＤ形ンリソプ
フロノブ、Ｇ１はアンドゲート、Ｇ２．Ｇ３はオアゲ−
トである。以下、詳細に説明する。
図に示すようにレジスタ、コンパレータ、カウンタ、ス
タートストップ回路などからなる点線部１のプログラム
タイマ１の一致信号出力（第３図（２ｊ）の場合コンパ
レータの出力Ｍ）をフリラグフロップ１゛１どＦ２のデ
ータ入力端子１）、 、 Ｊ）、、に与え、前記Ｆ１の
反転出力端子Ｑ１はアントゲ−）Ｇ、の一方の入力端子
へ、１・２の出力端子Ｑ２はＦ、のデータ入力端子１）
３へ接続すると共にオアゲートＧ３の一方の入力端子へ
接続する。１．込パルスＷ□はプログラムタイマ１のレ
ジスタに入力すると共にオアゲー）Ｃｉ３の一方の入力
、■・′２のリセット端子几２、およびアントゲ−トＧ
、の他の入力端子へ人力するよう接続する。
タートストップ回路などからなる点線部１のプログラム
タイマ１の一致信号出力（第３図（２ｊ）の場合コンパ
レータの出力Ｍ）をフリラグフロップ１゛１どＦ２のデ
ータ入力端子１）、 、 Ｊ）、、に与え、前記Ｆ１の
反転出力端子Ｑ１はアントゲ−）Ｇ、の一方の入力端子
へ、１・２の出力端子Ｑ２はＦ、のデータ入力端子１）
３へ接続すると共にオアゲートＧ３の一方の入力端子へ
接続する。１．込パルスＷ□はプログラムタイマ１のレ
ジスタに入力すると共にオアゲー）Ｃｉ３の一方の入力
、■・′２のリセット端子几２、およびアントゲ−トＧ
、の他の入力端子へ人力するよう接続する。
初期リセット信号Ｒ］号ＳはＦ、のセット人力Ｓ、、Ｉ
パ、のりセット人力１モ３へ接続する。１・３の出力Ｑ
３とアンドゲートｑ１の出力はオアゲート（）２の入力
へそれぞれ接続し、このゲートＧ２の出力を異常検出出
力ＮＯとする。なお１”１ ｒ Ｆ２１ Ｆ３のクロッ
ク入力端子へはプログラムタイマ１のスタートストップ
回路を経てクロックパルスを入力するよう接続する。
パ、のりセット人力１モ３へ接続する。１・３の出力Ｑ
３とアンドゲートｑ１の出力はオアゲート（）２の入力
へそれぞれ接続し、このゲートＧ２の出力を異常検出出
力ＮＯとする。なお１”１ ｒ Ｆ２１ Ｆ３のクロッ
ク入力端子へはプログラムタイマ１のスタートストップ
回路を経てクロックパルスを入力するよう接続する。
いま、プリセント命令で次にプリセットするまでの時間
に対応するパルス数（第３図（１つ）の場合Ｐ１〜Ｐ４
の４パルス）をレジスタに書込むと、カウンタとＣ２が
Ｏとなる（書込み信号ＷＴが１ｊ゛２のリセット］（，
２に入るため）。このとき］”ｌ ＋ Ｆ ３はシステ
ムのリセット信号によってすでにＱ＋ ＝ １ 、Ｃ３
＝ ｏとなっている。スタート命令を実行すると入力パ
ルスφかカウンタとフリラグフロップに入力され、Ｑｌ
が０となり、カウンタはＯから歩進する。
に対応するパルス数（第３図（１つ）の場合Ｐ１〜Ｐ４
の４パルス）をレジスタに書込むと、カウンタとＣ２が
Ｏとなる（書込み信号ＷＴが１ｊ゛２のリセット］（，
２に入るため）。このとき］”ｌ ＋ Ｆ ３はシステ
ムのリセット信号によってすでにＱ＋ ＝ １ 、Ｃ３
＝ ｏとなっている。スタート命令を実行すると入力パ
ルスφかカウンタとフリラグフロップに入力され、Ｑｌ
が０となり、カウンタはＯから歩進する。
ここで、もしプリセットした時間より早く次のプリセン
ト命令が実行されると（９）、ゲートＧ、が開きＧ２を
通して異常検出信号（１０）が出力されろ。またプリセ
ノｌ−した時間より遅（次のプリセット命令但 が実行され（１１）ても、Ｇ１（Ｊ２を通して異常検出
力信号（１２）が出力される。プリセントした時間内（
１３）に次のプリセット命令（１５）が実行された場合
には、異常検出信号は出力されない。またこのときの書
込み信号ＷＴ（＋ ５１によってＣ２がすセットされる
のでＣ３はＬのままである。
ト命令が実行されると（９）、ゲートＧ、が開きＧ２を
通して異常検出信号（１０）が出力されろ。またプリセ
ノｌ−した時間より遅（次のプリセット命令但 が実行され（１１）ても、Ｇ１（Ｊ２を通して異常検出
力信号（１２）が出力される。プリセントした時間内（
１３）に次のプリセット命令（１５）が実行された場合
には、異常検出信号は出力されない。またこのときの書
込み信号ＷＴ（＋ ５１によってＣ２がすセットされる
のでＣ３はＬのままである。
もしブリセソｌ−した時間内（１３つに次のプリセット
命令か実行されなし・場合（１６）は、Ｃ３１／Ｊ＝Ｉ
Ｉとなって０２を通して異常検出信号（１７）か出力さ
れろ。
命令か実行されなし・場合（１６）は、Ｃ３１／Ｊ＝Ｉ
Ｉとなって０２を通して異常検出信号（１７）か出力さ
れろ。
このように、設定した時間内で次の設定値をプリセント
したときのみ正常とすることによって、プリセット信号
がプリセット値より早（でも遅くても、また、一致信号
が出ないような故障でも検出することができる。
したときのみ正常とすることによって、プリセット信号
がプリセット値より早（でも遅くても、また、一致信号
が出ないような故障でも検出することができる。
第４図は、このようなウォッチドッグタイマを使用する
場合の動作フローチャートの例である。
場合の動作フローチャートの例である。
Ｂは実際の処理プログラムのブロックであり、この処理
が正常に終了するまでの時間をへの命令でプリセントす
る。最初だけはスタート命令によって、ウォッチドッグ
タイマを起動する。注目すφ処理ブロックＩ３．に対し
てはＡ１、Ｂ２は対してはＡ２．１３３に対してはＡ３
なる命令で各々の埴をセントすることにより、正確に監
視することが可能になる。
が正常に終了するまでの時間をへの命令でプリセントす
る。最初だけはスタート命令によって、ウォッチドッグ
タイマを起動する。注目すφ処理ブロックＩ３．に対し
てはＡ１、Ｂ２は対してはＡ２．１３３に対してはＡ３
なる命令で各々の埴をセントすることにより、正確に監
視することが可能になる。
Ｃはウォッチドッグタイマのストップ命令であり、待ち
（Ｄ、）や分岐（１）２）のため次のプリセット値が決
定できない場合、一時的に監視を中止するためのもので
ある。
（Ｄ、）や分岐（１）２）のため次のプリセット値が決
定できない場合、一時的に監視を中止するためのもので
ある。
分岐後、Ａ４． Ａ、などで再び監視を再開することか
できる。Ｃ２，Ｃ３のストップ命令はプログラムの終了
による監視の中止を行うためのものである。
できる。Ｃ２，Ｃ３のストップ命令はプログラムの終了
による監視の中止を行うためのものである。
（発明の効果）
以上説明したように、あるプログラムの処理に必要な時
間をウォッチドッグタイマにプリセットしておき、その
時間になったとき、次の処理に要する時間をプリセット
するという手順をくり返すことによってグリセットの時
間が正常より早（でも遅くても異常検出でき、また一致
信号が出ないか、あるいは出たままとなるような故障で
も異常として検出できるので、起り得る全ての故障に対
して検出できる割合いが非常に高いという特徴か得られ
る。つまり、システムの監視を正確に信頼性高く行うこ
とができる。
間をウォッチドッグタイマにプリセットしておき、その
時間になったとき、次の処理に要する時間をプリセット
するという手順をくり返すことによってグリセットの時
間が正常より早（でも遅くても異常検出でき、また一致
信号が出ないか、あるいは出たままとなるような故障で
も異常として検出できるので、起り得る全ての故障に対
して検出できる割合いが非常に高いという特徴か得られ
る。つまり、システムの監視を正確に信頼性高く行うこ
とができる。
不発明の実施例では、入力クロックとして昔令実行サイ
クルパルスを用いたが、これを分周して２ないし３命令
実行ザイクル毎にカウンタを歩進することにより、プリ
セント時間内に次のプリセット命令の実行の許される時
間範囲を広くすることも可能である。また、Ｄフリップ
フロップの代りに他のフリップフロップ、或はゲート回
路の組合せなどで構成することも可能である。
クルパルスを用いたが、これを分周して２ないし３命令
実行ザイクル毎にカウンタを歩進することにより、プリ
セント時間内に次のプリセット命令の実行の許される時
間範囲を広くすることも可能である。また、Ｄフリップ
フロップの代りに他のフリップフロップ、或はゲート回
路の組合せなどで構成することも可能である。
第１図（ａｌ及び（］〕）は従来のウオッチドックタイ
マ回路とその動作シーケンス図、第２図（ａｌ及び（ｂ
）は従来の別のウオッチドックタイマ回路とその動作シ
ーケンス図、第３図（ａ）及び（１））は本発明による
ウォ、・チドソグタイマ回路とその動作シーケンス図、
第４図は本発明によるウオッチドックタイマ回路を用い
るコンピュータの動作フローである。 １；プログラムタイマ ＦＩｒ Ｆ２＋ Ｆ３ ：フリップフロップＧ１ 、
Ｇ２ ；ゲート回路 特許出願人 沖電気工業株式会社 ％訂出願代理人 弁理士 山 本 恵 − 箔１図（ｂ） 第２図（０） 第２図（ｂ） 第３図（ＣＩ） 第３図（ｂ） ３
マ回路とその動作シーケンス図、第２図（ａｌ及び（ｂ
）は従来の別のウオッチドックタイマ回路とその動作シ
ーケンス図、第３図（ａ）及び（１））は本発明による
ウォ、・チドソグタイマ回路とその動作シーケンス図、
第４図は本発明によるウオッチドックタイマ回路を用い
るコンピュータの動作フローである。 １；プログラムタイマ ＦＩｒ Ｆ２＋ Ｆ３ ：フリップフロップＧ１ 、
Ｇ２ ；ゲート回路 特許出願人 沖電気工業株式会社 ％訂出願代理人 弁理士 山 本 恵 − 箔１図（ｂ） 第２図（０） 第２図（ｂ） 第３図（ＣＩ） 第３図（ｂ） ３
Claims (1)
- 書込み信号（ＷＴ ）によりデータを書込むレジスタと
、クロックパルス（φ）により歩進するカウンタと、該
カウンタの内容と前記レジスタの内容とが一致したとき
一致出力信号を発生するプログラムタイマと；該−散出
力信号をパルス（φ）の１周期分保持する第１のフリソ
プフロッ（Ｆｌ）と；−散出力信号ヲパルス（φ）に同
期して保持する第２のフリップフロップ（Ｆ２）と；第
２の７リツプフロツプの出力をパルス（φ）に同期して
保持する第３のフリップフロッグ（Ｆ３）と；第１のフ
リップフロッグ（Ｆｌ）の反転出力と書込み信号（ＷＴ
）との論理積を提供するアンド回路（Ｇ１）と；第３
のフリップフロップ（Ｆ３）の出力と前記アンド回路（
Ｇ２）との論理和を提供するオア回路（Ｇ２）とを有し
、該オア回路（Ｇ２）の出力にコンビーータの異常動作
（ＮＧ）信号を発生することを特徴とするウォッチドッ
グタイマ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192558A JPS5983254A (ja) | 1982-11-04 | 1982-11-04 | ウオツチドツグタイマ |
| US06/547,932 US4566111A (en) | 1982-11-04 | 1983-11-02 | Watchdog timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192558A JPS5983254A (ja) | 1982-11-04 | 1982-11-04 | ウオツチドツグタイマ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983254A true JPS5983254A (ja) | 1984-05-14 |
| JPH0341853B2 JPH0341853B2 (ja) | 1991-06-25 |
Family
ID=16293268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192558A Granted JPS5983254A (ja) | 1982-11-04 | 1982-11-04 | ウオツチドツグタイマ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4566111A (ja) |
| JP (1) | JPS5983254A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245740A (ja) * | 1987-04-01 | 1988-10-12 | Sharp Corp | マイクロプロセツサ |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3324711C2 (de) * | 1983-07-08 | 1986-07-24 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator |
| JPS60263235A (ja) * | 1984-06-12 | 1985-12-26 | Omron Tateisi Electronics Co | マイクロコンピユ−タシステム |
| US4766601A (en) * | 1985-12-23 | 1988-08-23 | Tektronix, Inc. | Constant carrier watchdog |
| JPS62203420A (ja) * | 1986-03-03 | 1987-09-08 | Fanuc Ltd | カウンタ回路 |
| US4728816A (en) * | 1986-05-16 | 1988-03-01 | Tektronix, Inc. | Error and calibration pulse generator |
| US4803708A (en) * | 1986-09-11 | 1989-02-07 | Nec Corporation | Time-of-day coincidence system |
| GB2197508A (en) * | 1986-11-03 | 1988-05-18 | Philips Electronic Associated | Data processing system with watchdog |
| US4795984A (en) * | 1986-11-19 | 1989-01-03 | Schlumberger Systems & Services, Inc. | Multi-marker, multi-destination timing signal generator |
| JPS63118651U (ja) * | 1987-01-28 | 1988-08-01 | ||
| DE3807875A1 (de) * | 1988-03-10 | 1989-09-21 | Blaupunkt Werke Gmbh | Schaltungsanordnung zum erkennen des auftretens eines vorgebbaren zaehlerstandes |
| JPH01246050A (ja) * | 1988-03-28 | 1989-10-02 | Fanuc Ltd | 機械位置検出装置 |
| US5233613A (en) * | 1988-03-29 | 1993-08-03 | Advanced Micro Devices, Inc. | Reliable watchdog timer |
| US4887071A (en) * | 1988-08-18 | 1989-12-12 | Siemens Transmission Systems, Inc. | Digital activity loss detector |
| US5012435A (en) * | 1988-11-17 | 1991-04-30 | International Business Machines Corporation | Multiple event timer circuit |
| US5029272A (en) * | 1989-11-03 | 1991-07-02 | Motorola, Inc. | Input/output circuit with programmable input sensing time |
| US5097470A (en) * | 1990-02-13 | 1992-03-17 | Total Control Products, Inc. | Diagnostic system for programmable controller with serial data link |
| JPH0437904A (ja) * | 1990-06-01 | 1992-02-07 | Mitsubishi Electric Corp | カウンタ装置 |
| US5180935A (en) * | 1990-11-09 | 1993-01-19 | Motorola, Inc. | Digital timing discriminator |
| US5223742A (en) * | 1991-08-14 | 1993-06-29 | Schumacher Mark E | Circuit and method for monitoring a pulse width modulated waveform |
| JP3322893B2 (ja) * | 1991-09-30 | 2002-09-09 | エヌイーシーマイクロシステム株式会社 | マイクロコンピュータ |
| KR950011302B1 (ko) * | 1992-03-11 | 1995-09-30 | 삼성전자주식회사 | 데이타 일치 검출 회로 |
| JP2773546B2 (ja) * | 1992-05-07 | 1998-07-09 | 日本電気株式会社 | パルス発生回路 |
| US5345489A (en) * | 1992-06-16 | 1994-09-06 | Nec Corporation | Timer circuit having comparator comparing contents of counter and register |
| US5581794A (en) * | 1992-12-18 | 1996-12-03 | Amdahl Corporation | Apparatus for generating a channel time-out signal after 16.38 milliseconds |
| GB2305036B (en) * | 1994-09-10 | 1997-08-13 | Holtek Microelectronics Inc | Reset signal generator |
| US5541943A (en) * | 1994-12-02 | 1996-07-30 | At&T Corp. | Watchdog timer lock-up prevention circuit |
| JP3586529B2 (ja) * | 1996-12-02 | 2004-11-10 | 株式会社東海理化電機製作所 | コンピュータ監視装置 |
| JPH1155084A (ja) * | 1997-07-29 | 1999-02-26 | Matsushita Electric Works Ltd | 出力遅延回路 |
| US6493599B2 (en) * | 1998-03-19 | 2002-12-10 | Dell Usa, L.P. | Automated system and method for generating data to drive a manufacturing process |
| JP4111636B2 (ja) * | 1999-08-20 | 2008-07-02 | 富士通株式会社 | 周期補正分周回路及びこれを用いた周期補正型発振回路 |
| US20040015741A1 (en) * | 2002-07-17 | 2004-01-22 | Adc Telecommunications Israel Ltd. | Watchdog device operation |
| US20040034701A1 (en) * | 2002-08-14 | 2004-02-19 | Adc Dsl Systems, Inc. | Watchdog termination in a communication system |
| US20040098573A1 (en) * | 2002-11-18 | 2004-05-20 | Adc Telecommunication Israel Ltd. | Configurable initialization of hardware |
| WO2005117519A2 (en) | 2004-05-25 | 2005-12-15 | Nortel Networks Limited | Connectivity fault notification |
| US7644309B2 (en) * | 2005-05-20 | 2010-01-05 | Nokia Corporation | Recovering a hardware module from a malfunction |
| US7783872B2 (en) * | 2007-03-30 | 2010-08-24 | Dell Products, Lp | System and method to enable an event timer in a multiple event timer operating environment |
| US10416703B2 (en) * | 2017-08-10 | 2019-09-17 | Ambiq Micro, Inc. | Counter/timer array for generation of complex patterns independent of software control |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272125A (en) * | 1975-12-12 | 1977-06-16 | Casio Comput Co Ltd | Manual input device for information |
| US4161649A (en) * | 1977-12-21 | 1979-07-17 | American Motors Corporation | Multimode electronic brake monitor system |
| US4189635A (en) * | 1978-01-23 | 1980-02-19 | Rockwell International Corporation | Self-test circuit apparatus |
-
1982
- 1982-11-04 JP JP57192558A patent/JPS5983254A/ja active Granted
-
1983
- 1983-11-02 US US06/547,932 patent/US4566111A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245740A (ja) * | 1987-04-01 | 1988-10-12 | Sharp Corp | マイクロプロセツサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4566111A (en) | 1986-01-21 |
| JPH0341853B2 (ja) | 1991-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983254A (ja) | ウオツチドツグタイマ | |
| JPH0346854B2 (ja) | ||
| US5758059A (en) | In-circuit emulator in which abrupt and deferred arming and disarming of several events on a microprocessor chip are controlled using a single-input pin | |
| JPS62145440A (ja) | 暴走検出回路 | |
| JPH0219931A (ja) | マイクロプロセッサのテストモード制御方式 | |
| SU1474655A2 (ru) | Устройство дл контрол времени выполнени программы | |
| SU881678A1 (ru) | Устройство дл контрол терминалов | |
| JPS58140853A (ja) | プロセツサの誤動作検出解除方式 | |
| JPH04106637A (ja) | ストール検出回路 | |
| KR920007509B1 (ko) | 마이크로 프로세서의 폭주감시회로 | |
| SU1280627A1 (ru) | Микропрограммное устройство управлени с контролем | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| SU1264186A1 (ru) | Устройство дл контрол цифровых блоков | |
| SU940159A1 (ru) | Микропрограммное устройство управлени с контролем | |
| SU1714604A1 (ru) | Устройство дл контрол двоичных последовательностей | |
| SU1056193A1 (ru) | Устройство дл управлени восстановлением микропрограмм при сбо х | |
| JPS60243751A (ja) | コンピユ−タにおける不正割り込み監視回路 | |
| SU1474662A1 (ru) | Устройство контрол операций ввода-вывода | |
| SU1481776A1 (ru) | Устройство дл контрол времени выполнени программ | |
| SU1325417A1 (ru) | Устройство дл контрол | |
| SU1387000A1 (ru) | Устройство дл формировани признака команды | |
| SU809183A1 (ru) | Устройство дл микропрограммногоупРАВлЕНи C КОНТРОлЕМ | |
| JPS5935250A (ja) | プログラム制御装置 | |
| SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
| JPS57111759A (en) | Data transfer fault detecting system |