JPH0341853B2 - - Google Patents
Info
- Publication number
- JPH0341853B2 JPH0341853B2 JP57192558A JP19255882A JPH0341853B2 JP H0341853 B2 JPH0341853 B2 JP H0341853B2 JP 57192558 A JP57192558 A JP 57192558A JP 19255882 A JP19255882 A JP 19255882A JP H0341853 B2 JPH0341853 B2 JP H0341853B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- preset
- outputting
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
- G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、マイクロコンピユータの動作を正確
に監視できるウオツチドツグタイマに関するもの
である。
に監視できるウオツチドツグタイマに関するもの
である。
（背景技術）
ウオツチドツグタイマは高い信頼性を要求され
るシステムの監視装置として有用である。特にマ
イクロコンピユータシステムの応用分野の拡大に
判なつて、ウオツチドツグタイマの必要性が高ま
つている。従来のウオツチドツグタイマを第１図
ａに示す。これは再トリガ可能な単安定マルチバ
イブレータ（リトリガブルモノステーブルマルチ
バイブレータ…以下MMVとする）を使つた例で
ある。
るシステムの監視装置として有用である。特にマ
イクロコンピユータシステムの応用分野の拡大に
判なつて、ウオツチドツグタイマの必要性が高ま
つている。従来のウオツチドツグタイマを第１図
ａに示す。これは再トリガ可能な単安定マルチバ
イブレータ（リトリガブルモノステーブルマルチ
バイブレータ…以下MMVとする）を使つた例で
ある。
トリガ入力としては、デジタルシステムの内部
で定期的に発生するパルス（例えばシステムクロ
ツクパルス）を入力する。出力パルス幅は、入力
パルスの間隔の約1.5倍になるように外付けの抵
抗ＲとコンデンＣで設定しておく（第１図ｂの
T2）。
で定期的に発生するパルス（例えばシステムクロ
ツクパルス）を入力する。出力パルス幅は、入力
パルスの間隔の約1.5倍になるように外付けの抵
抗ＲとコンデンＣで設定しておく（第１図ｂの
T2）。
従つて、このMMVはシステムの動作が正常な
場合は入力パルスによつて常にトリガされてお
り、出力はＨレベルを保持している。第１図ｂの
点線のように入力パルスが１発でも抜けると、
MMVの出力は設定された時間T2後Ｌレベルと
なる。これによつて、システムの動作が異常にな
つたことを検出できる。
場合は入力パルスによつて常にトリガされてお
り、出力はＨレベルを保持している。第１図ｂの
点線のように入力パルスが１発でも抜けると、
MMVの出力は設定された時間T2後Ｌレベルと
なる。これによつて、システムの動作が異常にな
つたことを検出できる。
しかし、このような方法ではシステムの動作異
常がMMVの入力パルスに反映される場合は検出
できるが、反映されない場合は検出不可能であ
る。
常がMMVの入力パルスに反映される場合は検出
できるが、反映されない場合は検出不可能であ
る。
マイクロコンピユータシステムに於ては、内蔵
のプログラムタイマを用いてこのようなウオツチ
ドツグタイマが実現できる。第２図ａにその例を
示す。プログラムタイマ１は、レジスタ２、コン
パレータ３、カウンタ４、スタート・ストツプコ
ントロール回路４′から構成されている。φは命
令実行サイクル毎に出るパルスである。動作を説
明すると、プログラムの特定の個所にタイマの値
（DATA）をレジスタ２にプリセツトする命令を
入れておく。この命令が実行されると、レジスタ
２への書込み信号WTによつてDATAがレジスタ
２に書込まれると同時にカウンタ４をリセツトす
る。次にスタート命令を実行すると、φがカウン
タに入力されカウンタは０から歩進し、その内容
がレジスタ２内のデータと一致するとコンパレー
タ３の出力に一致信号Ｍを出力する。ここで、一
致する直前に再びタイマのプリセツト命令を置け
ば、一致信号Ｍを出力することなく再び次の
DATAがレジスタに入り、カウンタ０からカウ
ントを再開する。このような方法で、プログラム
の中に適当な間隔をおいてタイマのプリセツト命
令をおくことによつてウオツチドツグタイマが実
現される。第２図ｂのタイミング図で再度説明す
ると５，５′，５″の各々はプリセツト命令の実行
される時間的位置を示し、６は５の次に実行され
るべきプリセツト命令の時間的位置を示す。もし
６が何らかの異常によつて実行されないとき、あ
るいは８のように遅く実行されるような場合は５
でプリセツトした値に基づく一致信号Ｍ７が出力
され、プログラムの実行に何らかの異常があつた
ことが判断できる。この出力は警報ブザーをトリ
ガするか、異常処理ルーチンを開始するための割
込みを発生するか、システムにリセツトをかける
などの目的に使用される。
のプログラムタイマを用いてこのようなウオツチ
ドツグタイマが実現できる。第２図ａにその例を
示す。プログラムタイマ１は、レジスタ２、コン
パレータ３、カウンタ４、スタート・ストツプコ
ントロール回路４′から構成されている。φは命
令実行サイクル毎に出るパルスである。動作を説
明すると、プログラムの特定の個所にタイマの値
（DATA）をレジスタ２にプリセツトする命令を
入れておく。この命令が実行されると、レジスタ
２への書込み信号WTによつてDATAがレジスタ
２に書込まれると同時にカウンタ４をリセツトす
る。次にスタート命令を実行すると、φがカウン
タに入力されカウンタは０から歩進し、その内容
がレジスタ２内のデータと一致するとコンパレー
タ３の出力に一致信号Ｍを出力する。ここで、一
致する直前に再びタイマのプリセツト命令を置け
ば、一致信号Ｍを出力することなく再び次の
DATAがレジスタに入り、カウンタ０からカウ
ントを再開する。このような方法で、プログラム
の中に適当な間隔をおいてタイマのプリセツト命
令をおくことによつてウオツチドツグタイマが実
現される。第２図ｂのタイミング図で再度説明す
ると５，５′，５″の各々はプリセツト命令の実行
される時間的位置を示し、６は５の次に実行され
るべきプリセツト命令の時間的位置を示す。もし
６が何らかの異常によつて実行されないとき、あ
るいは８のように遅く実行されるような場合は５
でプリセツトした値に基づく一致信号Ｍ７が出力
され、プログラムの実行に何らかの異常があつた
ことが判断できる。この出力は警報ブザーをトリ
ガするか、異常処理ルーチンを開始するための割
込みを発生するか、システムにリセツトをかける
などの目的に使用される。
第２図のような方法に於ても次のような問題が
残されている。
残されている。
(1) タイマにプリセツトした時間より早めに次の
プリセツト命令が実行されるような異常が発生
したときは、検出できない。
プリセツト命令が実行されるような異常が発生
したときは、検出できない。
(2) 一致信号が出なくなるような故障があつても
検出できない。
検出できない。
従つて、従来の方法によるウオツチドツグタイ
マにおいては起り得る全ての故障に対し、検出で
きる割合が非常に低いものであつた。別の表現を
すれば、従来のウオツチドツグタイマはシステム
の動作を正確に監視しているとは言えないもので
あつた。
マにおいては起り得る全ての故障に対し、検出で
きる割合が非常に低いものであつた。別の表現を
すれば、従来のウオツチドツグタイマはシステム
の動作を正確に監視しているとは言えないもので
あつた。
（発明の課題）
本発明は従来の技術の上記欠点を改善するもの
で、その特徴は、書込み信号WTによりデータを
書込むレジスタと、クロツクパルスφにより歩進
するカウンタと、該カウンタの内容と前記レジス
タの内容とが一致したとき一致出力信号を発生す
るプログラムタイマと；該一致出力信号をパルス
φの１周期分保持する第１のフリツプフロツプ
F1と；一致出力信号をパルスφに同期して保持
する第２のフリツプフロツプF2と；第２のフリ
ツプフロツプの出力をパルスφに同期して保持す
る第３のフリツプフロツプF3と；第１のフリツ
プフロツプF1の反転出力と書込み信号WTとの論
理積を提供するアンド回路G1と；第３のフリツ
プフロツプF3の出力と前記アンド回路G2との論
理和を提供するオア回路G2とを有し、該オア回
路G2の出力にコンピユータの異常動作NG信号を
発生するごときウオツチドツグタイマにある。
で、その特徴は、書込み信号WTによりデータを
書込むレジスタと、クロツクパルスφにより歩進
するカウンタと、該カウンタの内容と前記レジス
タの内容とが一致したとき一致出力信号を発生す
るプログラムタイマと；該一致出力信号をパルス
φの１周期分保持する第１のフリツプフロツプ
F1と；一致出力信号をパルスφに同期して保持
する第２のフリツプフロツプF2と；第２のフリ
ツプフロツプの出力をパルスφに同期して保持す
る第３のフリツプフロツプF3と；第１のフリツ
プフロツプF1の反転出力と書込み信号WTとの論
理積を提供するアンド回路G1と；第３のフリツ
プフロツプF3の出力と前記アンド回路G2との論
理和を提供するオア回路G2とを有し、該オア回
路G2の出力にコンピユータの異常動作NG信号を
発生するごときウオツチドツグタイマにある。
（発明の構成および作用）
第３図は本発明の実施例であつて１（鎖線内）
は従来のプログラムタイマ、F1〜F3はＤ形フリ
ツプフロツプ、G1はアンドゲート、G2，G3はオ
アゲートである。以下、詳細に説明する。
は従来のプログラムタイマ、F1〜F3はＤ形フリ
ツプフロツプ、G1はアンドゲート、G2，G3はオ
アゲートである。以下、詳細に説明する。
図に示すようにレジスタ・コンパレータ、カウ
ンタ、スタートストツプ回路などからなる点線部
１のプログラムタイマ１の一致信号出力（第３図
ａの場合コンパレータの出力Ｍ）をフリツプフロ
ツプF1とF2のデータ入力端子D1，D2に与え、前
記F1の反転出力端子1はアンドゲートG1の一方
の入力端子へ、F2の出力端子Q2はF3のデータ入
力端子D3へ接続すると共にオアゲートG3の一方
の入力端子へ接続する。書込パルスWTはプログ
ラムタイマ１のレジスタに入力すると共にオアゲ
ートG3の一方の入力、F2のリセツト端子R2、お
よびアンドゲートG1の他の入力端子へ入力する
よう接続する。初期リセツト信号RESはF1のセ
ツト入力S1，F3のリセツト入力R3へ接続する。
F3の出力Q3とアンドゲートG1の出力はオアゲー
トG2の入力へそれぞれ接続し、このゲートG2の
出力を異常検出出力NGとする。なおF1，F2，F3
のクロツク入力端子へはプログラムタイマ１のス
タートストツプ回路を経てクロツクパルスを入力
するよう接続する。
ンタ、スタートストツプ回路などからなる点線部
１のプログラムタイマ１の一致信号出力（第３図
ａの場合コンパレータの出力Ｍ）をフリツプフロ
ツプF1とF2のデータ入力端子D1，D2に与え、前
記F1の反転出力端子1はアンドゲートG1の一方
の入力端子へ、F2の出力端子Q2はF3のデータ入
力端子D3へ接続すると共にオアゲートG3の一方
の入力端子へ接続する。書込パルスWTはプログ
ラムタイマ１のレジスタに入力すると共にオアゲ
ートG3の一方の入力、F2のリセツト端子R2、お
よびアンドゲートG1の他の入力端子へ入力する
よう接続する。初期リセツト信号RESはF1のセ
ツト入力S1，F3のリセツト入力R3へ接続する。
F3の出力Q3とアンドゲートG1の出力はオアゲー
トG2の入力へそれぞれ接続し、このゲートG2の
出力を異常検出出力NGとする。なおF1，F2，F3
のクロツク入力端子へはプログラムタイマ１のス
タートストツプ回路を経てクロツクパルスを入力
するよう接続する。
いま、プリセツト命令で次にプリセツトするま
での時間に対応するパルス数（第３図ｂの場合
P1〜P4の４パルス）をレジスタに書込むと、カ
ウンタとQ2が０となる（書込み信号WTがF2のリ
セツトR2に入るため）。このときF1，F3はシステ
ムのリセツト信号によつてすでにQ1＝１、Q3＝
０となつている。スタート命令を実行すると入力
パルスφがカウンタとフリツプフロツプに入力さ
れ、Q1が０となり、カウンタは０から歩進する。
での時間に対応するパルス数（第３図ｂの場合
P1〜P4の４パルス）をレジスタに書込むと、カ
ウンタとQ2が０となる（書込み信号WTがF2のリ
セツトR2に入るため）。このときF1，F3はシステ
ムのリセツト信号によつてすでにQ1＝１、Q3＝
０となつている。スタート命令を実行すると入力
パルスφがカウンタとフリツプフロツプに入力さ
れ、Q1が０となり、カウンタは０から歩進する。
ここで、もしプリセツトした時間より早く次の
プリセツト命令が実行されると９、ゲートG1が
開きG2を通して異常検出信号１０が出力される。
またプリセツトした時間より遅く次のプリセツト
命令が実行され１１ても、G1−G2を通して異常
検出出力信号１２が出力される。プリセツトした
時間内１３に次のプリセツト命令１５が実行され
た場合には、異常検出信号は出力されない。また
このときの書込み信号WT１５によつてQ2がリセ
ツトされるのでQ3はＬのままである。
プリセツト命令が実行されると９、ゲートG1が
開きG2を通して異常検出信号１０が出力される。
またプリセツトした時間より遅く次のプリセツト
命令が実行され１１ても、G1−G2を通して異常
検出出力信号１２が出力される。プリセツトした
時間内１３に次のプリセツト命令１５が実行され
た場合には、異常検出信号は出力されない。また
このときの書込み信号WT１５によつてQ2がリセ
ツトされるのでQ3はＬのままである。
もしプリセツトした時間内１３′に次のプリセ
ツト命令が実行されない場合１６は、Q3がＨと
なつてG2を通して異常検出信号１７が出力され
る。
ツト命令が実行されない場合１６は、Q3がＨと
なつてG2を通して異常検出信号１７が出力され
る。
このように、設定した時間内で次の設定値をプ
リセツトしたときのみ正常とすることによつて、
プリセツト信号がプリセツト値より早くても遅く
ても、また、一致信号が出ないような故障でも検
出することができる。
リセツトしたときのみ正常とすることによつて、
プリセツト信号がプリセツト値より早くても遅く
ても、また、一致信号が出ないような故障でも検
出することができる。
第４図は、このようなウオツチドツグタイマを
使用する場合の動作フローチヤートの例である。
Ｂは実際の処理プログラムのブロツクであり、こ
の処理が正常に終了するまでの時間をＡの命令で
プリセツトする。最初だけはスタート命令によつ
て、ウオツチドツグタイマを起動する。注目する
処理ブロツクB1に対してはA1，B2は対しては
A2，B3に対してはA3なる命令で各々の値をセツ
トすることにより、正確に監視することが可能に
なる。Ｃはウオツチドツグタイマのストツプ命令
であり、待ちD1や分岐D2のため次のプリセツト
値が決定できない場合、一時的に監視を中止する
ためのものである。
使用する場合の動作フローチヤートの例である。
Ｂは実際の処理プログラムのブロツクであり、こ
の処理が正常に終了するまでの時間をＡの命令で
プリセツトする。最初だけはスタート命令によつ
て、ウオツチドツグタイマを起動する。注目する
処理ブロツクB1に対してはA1，B2は対しては
A2，B3に対してはA3なる命令で各々の値をセツ
トすることにより、正確に監視することが可能に
なる。Ｃはウオツチドツグタイマのストツプ命令
であり、待ちD1や分岐D2のため次のプリセツト
値が決定できない場合、一時的に監視を中止する
ためのものである。
分岐後、A4，A5などで再び監視を再開するこ
とができる。C2，C3のストツプ命令はプログラ
ムの終了による監視の中止を行うためのものであ
る。
とができる。C2，C3のストツプ命令はプログラ
ムの終了による監視の中止を行うためのものであ
る。
（発明の効果）
以上説明したように、あるプログラムの処理に
必要な時間をウオツチドツグタイマにプリセツト
しておき、その時間になつたとき、次の処理に要
する時間をプリセツトするという手順をくり返す
ことによつてプリセツトの時間が正常より早くて
も遅くても異常検出でき、また一致信号が出ない
か、あるいは出たままとなるような故障でも異常
として検出できるので、起り得る全ての故障に対
して検出できる割合いが非常に高いという特徴が
得られる。つまり、システムの監視を正確に信頼
性高く行うことができる。
必要な時間をウオツチドツグタイマにプリセツト
しておき、その時間になつたとき、次の処理に要
する時間をプリセツトするという手順をくり返す
ことによつてプリセツトの時間が正常より早くて
も遅くても異常検出でき、また一致信号が出ない
か、あるいは出たままとなるような故障でも異常
として検出できるので、起り得る全ての故障に対
して検出できる割合いが非常に高いという特徴が
得られる。つまり、システムの監視を正確に信頼
性高く行うことができる。
本発明の実施例では、入力クロツクとして命令
実行サイクルパルスを用いたが、これを分周して
２ないし３命令実行サイクル毎にカウンタを歩進
することにより、プリセツト時間内に次のプリセ
ツト命令の実行の許される時間範囲を広くするこ
とも可能である。また、Ｄフリツプフロツプの代
りに他のフリツプフロツプ、或はゲート回路の組
合せなどで構成することも可能である。
実行サイクルパルスを用いたが、これを分周して
２ないし３命令実行サイクル毎にカウンタを歩進
することにより、プリセツト時間内に次のプリセ
ツト命令の実行の許される時間範囲を広くするこ
とも可能である。また、Ｄフリツプフロツプの代
りに他のフリツプフロツプ、或はゲート回路の組
合せなどで構成することも可能である。
第１図ａ及びｂは従来のウオツチドツグタイマ
回路とその動作シーケンス図、第２図ａ及びｂは
従来の別のウオツチドツグタイマ回路とその動作
シーケンス図、第３図ａ及びｂは本発明によるウ
オツチドツグタイマ回路とその動作シーケンス
図、第４図は本発明によるウオツチドツグタイマ
回路を用いるコンピユータの動作フローである。 １；プログラムタイマ、F1，F2，F3；フリツ
プフロツプ、G1，G2；ゲート回路。
回路とその動作シーケンス図、第２図ａ及びｂは
従来の別のウオツチドツグタイマ回路とその動作
シーケンス図、第３図ａ及びｂは本発明によるウ
オツチドツグタイマ回路とその動作シーケンス
図、第４図は本発明によるウオツチドツグタイマ
回路を用いるコンピユータの動作フローである。 １；プログラムタイマ、F1，F2，F3；フリツ
プフロツプ、G1，G2；ゲート回路。
Claims (1)
- 【特許請求の範囲】 １ 処理プログラムから順次入力する書込み信号
に応答して、設定時間に対応するデータが書込ま
れるレジスタ手段と、 前記書込み信号により、リセツトされ、クロツ
クパルスにより歩進される歩進カウンタと、 前記カウンタの内容と前記レジスタの内容とが
一致の関係にあるとき、検知出力信号を出力する
手段と、 前記検知出力信号を受信してから、書込み信号
受信予定期間のみ、第１信号を出力する手段と、 前記検知出力信号を受信してから、前記書込み
信号を受信するまでの期間、第２信号を出力する
手段と、 前記第２信号を続けて、所定時間以上受信した
場合にのみ、第１の異常検知信号を出力する手段
と、 前記第１信号出力手段に接続し、前記第１信号
を受信していない期間に、前記書込み信号を受信
した場合に、第２の異常検知信号を出力する手段
とを有することを特徴とするウオツチドツグタイ
マ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192558A JPS5983254A (ja) | 1982-11-04 | 1982-11-04 | ウオツチドツグタイマ |
| US06/547,932 US4566111A (en) | 1982-11-04 | 1983-11-02 | Watchdog timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192558A JPS5983254A (ja) | 1982-11-04 | 1982-11-04 | ウオツチドツグタイマ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983254A JPS5983254A (ja) | 1984-05-14 |
| JPH0341853B2 true JPH0341853B2 (ja) | 1991-06-25 |
Family
ID=16293268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192558A Granted JPS5983254A (ja) | 1982-11-04 | 1982-11-04 | ウオツチドツグタイマ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4566111A (ja) |
| JP (1) | JPS5983254A (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3324711C2 (de) * | 1983-07-08 | 1986-07-24 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator |
| JPS60263235A (ja) * | 1984-06-12 | 1985-12-26 | Omron Tateisi Electronics Co | マイクロコンピユ−タシステム |
| US4766601A (en) * | 1985-12-23 | 1988-08-23 | Tektronix, Inc. | Constant carrier watchdog |
| JPS62203420A (ja) * | 1986-03-03 | 1987-09-08 | Fanuc Ltd | カウンタ回路 |
| US4728816A (en) * | 1986-05-16 | 1988-03-01 | Tektronix, Inc. | Error and calibration pulse generator |
| US4803708A (en) * | 1986-09-11 | 1989-02-07 | Nec Corporation | Time-of-day coincidence system |
| GB2197508A (en) * | 1986-11-03 | 1988-05-18 | Philips Electronic Associated | Data processing system with watchdog |
| US4795984A (en) * | 1986-11-19 | 1989-01-03 | Schlumberger Systems & Services, Inc. | Multi-marker, multi-destination timing signal generator |
| JPS63118651U (ja) * | 1987-01-28 | 1988-08-01 | ||
| JPS63245740A (ja) * | 1987-04-01 | 1988-10-12 | Sharp Corp | マイクロプロセツサ |
| DE3807875A1 (de) * | 1988-03-10 | 1989-09-21 | Blaupunkt Werke Gmbh | Schaltungsanordnung zum erkennen des auftretens eines vorgebbaren zaehlerstandes |
| JPH01246050A (ja) * | 1988-03-28 | 1989-10-02 | Fanuc Ltd | 機械位置検出装置 |
| US5233613A (en) * | 1988-03-29 | 1993-08-03 | Advanced Micro Devices, Inc. | Reliable watchdog timer |
| US4887071A (en) * | 1988-08-18 | 1989-12-12 | Siemens Transmission Systems, Inc. | Digital activity loss detector |
| US5012435A (en) * | 1988-11-17 | 1991-04-30 | International Business Machines Corporation | Multiple event timer circuit |
| US5029272A (en) * | 1989-11-03 | 1991-07-02 | Motorola, Inc. | Input/output circuit with programmable input sensing time |
| US5097470A (en) * | 1990-02-13 | 1992-03-17 | Total Control Products, Inc. | Diagnostic system for programmable controller with serial data link |
| JPH0437904A (ja) * | 1990-06-01 | 1992-02-07 | Mitsubishi Electric Corp | カウンタ装置 |
| US5180935A (en) * | 1990-11-09 | 1993-01-19 | Motorola, Inc. | Digital timing discriminator |
| US5223742A (en) * | 1991-08-14 | 1993-06-29 | Schumacher Mark E | Circuit and method for monitoring a pulse width modulated waveform |
| JP3322893B2 (ja) * | 1991-09-30 | 2002-09-09 | エヌイーシーマイクロシステム株式会社 | マイクロコンピュータ |
| KR950011302B1 (ko) * | 1992-03-11 | 1995-09-30 | 삼성전자주식회사 | 데이타 일치 검출 회로 |
| JP2773546B2 (ja) * | 1992-05-07 | 1998-07-09 | 日本電気株式会社 | パルス発生回路 |
| US5345489A (en) * | 1992-06-16 | 1994-09-06 | Nec Corporation | Timer circuit having comparator comparing contents of counter and register |
| US5581794A (en) * | 1992-12-18 | 1996-12-03 | Amdahl Corporation | Apparatus for generating a channel time-out signal after 16.38 milliseconds |
| GB2305036B (en) * | 1994-09-10 | 1997-08-13 | Holtek Microelectronics Inc | Reset signal generator |
| US5541943A (en) * | 1994-12-02 | 1996-07-30 | At&T Corp. | Watchdog timer lock-up prevention circuit |
| JP3586529B2 (ja) * | 1996-12-02 | 2004-11-10 | 株式会社東海理化電機製作所 | コンピュータ監視装置 |
| JPH1155084A (ja) * | 1997-07-29 | 1999-02-26 | Matsushita Electric Works Ltd | 出力遅延回路 |
| US6493599B2 (en) * | 1998-03-19 | 2002-12-10 | Dell Usa, L.P. | Automated system and method for generating data to drive a manufacturing process |
| JP4111636B2 (ja) * | 1999-08-20 | 2008-07-02 | 富士通株式会社 | 周期補正分周回路及びこれを用いた周期補正型発振回路 |
| US20040015741A1 (en) * | 2002-07-17 | 2004-01-22 | Adc Telecommunications Israel Ltd. | Watchdog device operation |
| US20040034701A1 (en) * | 2002-08-14 | 2004-02-19 | Adc Dsl Systems, Inc. | Watchdog termination in a communication system |
| US20040098573A1 (en) * | 2002-11-18 | 2004-05-20 | Adc Telecommunication Israel Ltd. | Configurable initialization of hardware |
| EP2677691A1 (en) | 2004-05-25 | 2013-12-25 | Rockstar Consortium US LP | Connectivity Fault Notification |
| US7644309B2 (en) * | 2005-05-20 | 2010-01-05 | Nokia Corporation | Recovering a hardware module from a malfunction |
| US7783872B2 (en) * | 2007-03-30 | 2010-08-24 | Dell Products, Lp | System and method to enable an event timer in a multiple event timer operating environment |
| US10416703B2 (en) * | 2017-08-10 | 2019-09-17 | Ambiq Micro, Inc. | Counter/timer array for generation of complex patterns independent of software control |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272125A (en) * | 1975-12-12 | 1977-06-16 | Casio Comput Co Ltd | Manual input device for information |
| US4161649A (en) * | 1977-12-21 | 1979-07-17 | American Motors Corporation | Multimode electronic brake monitor system |
| US4189635A (en) * | 1978-01-23 | 1980-02-19 | Rockwell International Corporation | Self-test circuit apparatus |
-
1982
- 1982-11-04 JP JP57192558A patent/JPS5983254A/ja active Granted
-
1983
- 1983-11-02 US US06/547,932 patent/US4566111A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4566111A (en) | 1986-01-21 |
| JPS5983254A (ja) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341853B2 (ja) | ||
| JPS594054B2 (ja) | マルチプロセツサ障害検出方式 | |
| US20090300435A1 (en) | Method and Device for Monitoring a Process Execution | |
| US4183462A (en) | Fault diagnosis apparatus and method for sequence control system | |
| US6813664B2 (en) | System transmitting data in equidistance cycles using successive synchronization signals for detecting and signaling access violations | |
| US4710928A (en) | Method and apparatus for detecting the uncontrollable operation of a control system | |
| JP2737645B2 (ja) | プログラム・デバッグ装置 | |
| JPS6363935B2 (ja) | ||
| SU877549A1 (ru) | Система дл обработки информации с контролем | |
| US4327409A (en) | Control system for input/output apparatus | |
| JPS62152048A (ja) | 暴走監視回路 | |
| JP2668382B2 (ja) | マイクロプログラムの試験のための擬似障害発生方法 | |
| JPS63241622A (ja) | デ−タ処理装置 | |
| SU1262502A1 (ru) | Устройство дл поиска перемежающихс неисправностей | |
| JPS60243751A (ja) | コンピユ−タにおける不正割り込み監視回路 | |
| SU881678A1 (ru) | Устройство дл контрол терминалов | |
| SU1298753A1 (ru) | Устройство дл контрол времени выполнени программы | |
| SU1559347A1 (ru) | Устройство дл контрол микропроцессорной системы | |
| SU1545221A1 (ru) | Устройство дл контрол микропроцессорной системы | |
| SU1474655A2 (ru) | Устройство дл контрол времени выполнени программы | |
| SU1223235A1 (ru) | Устройство дл контрол времени выполнени программ | |
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| SU1168949A1 (ru) | Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом | |
| JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
| JP2731386B2 (ja) | 制御装置 |