JPS60243751A - コンピユ−タにおける不正割り込み監視回路 - Google Patents
コンピユ−タにおける不正割り込み監視回路Info
- Publication number
- JPS60243751A JPS60243751A JP59099521A JP9952184A JPS60243751A JP S60243751 A JPS60243751 A JP S60243751A JP 59099521 A JP59099521 A JP 59099521A JP 9952184 A JP9952184 A JP 9952184A JP S60243751 A JPS60243751 A JP S60243751A
- Authority
- JP
- Japan
- Prior art keywords
- interruption
- interrupt
- time
- output
- reference time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータシステムにおける割り込み動
作を監視するだめの不正割り込み監視回路に関する。
作を監視するだめの不正割り込み監視回路に関する。
コンピュータシステムの開発段階では、プログラム作成
上の単純ミスやプログラム設計ミス、あるいはインター
フェイス回路の不適切な動作などにより、システム動作
上に様々な障害が発生する。
上の単純ミスやプログラム設計ミス、あるいはインター
フェイス回路の不適切な動作などにより、システム動作
上に様々な障害が発生する。
その障害をできるだけ早く発見し、適切に対処すること
が高い信頼性を実現する上で重要であ・る。
が高い信頼性を実現する上で重要であ・る。
プログラム・バグなどによるシステムの異常を監視する
ためにＷＤＴ（ウォッチ・ドグ・タイマ）が広く採用さ
れている。これは所定のタイマ回路をプログラム中に適
宜挿入した命令でほぼ定期的にリセットするもので、上
記タイマ回路が一定時間以上リセットされずにタイムア
ツプすると、それが異常検出状態である。つまり、伺ら
かの異常があると「タイマ回路を定期的にリセットする
」という正しい動作が行なわれなくなり、タイマ回路が
タイムアツプする。
ためにＷＤＴ（ウォッチ・ドグ・タイマ）が広く採用さ
れている。これは所定のタイマ回路をプログラム中に適
宜挿入した命令でほぼ定期的にリセットするもので、上
記タイマ回路が一定時間以上リセットされずにタイムア
ツプすると、それが異常検出状態である。つまり、伺ら
かの異常があると「タイマ回路を定期的にリセットする
」という正しい動作が行なわれなくなり、タイマ回路が
タイムアツプする。
このＷＤＴはシステム全体を包括的に取シ扱っているの
で、システムの暴走のような大きな異常を監視すること
はできるが、ＷＤＴのタイムアツプに到ら々いような細
かな異常動作を監視することはできない。またＷＤＴで
異常を検出できても、その異常原因を解析するのにＷＤ
Ｔは有効でない。
で、システムの暴走のような大きな異常を監視すること
はできるが、ＷＤＴのタイムアツプに到ら々いような細
かな異常動作を監視することはできない。またＷＤＴで
異常を検出できても、その異常原因を解析するのにＷＤ
Ｔは有効でない。
コンピュータシステムの動作の監視には割シ込み動作の
監視が重要なポイントになる。システムの動作を各割シ
込み毎に監視すれば、細かな異常動作をも検出できると
ともに、異常原因の解析に役立つ。
監視が重要なポイントになる。システムの動作を各割シ
込み毎に監視すれば、細かな異常動作をも検出できると
ともに、異常原因の解析に役立つ。
ある割シ込みレベルで起動されるプログラムがあシ、そ
のプログラムが起動されるサイクル（割り込みサイクル
）にある程度大きな時間がかかるのである場合、ある割
り込みが発生し、それに応答した割シ込みサイクルが完
了する以前に続けて割シ込みが発生すると、実質的な害
＋１ ｊｊ）込み処理が行なわれずシステムの空転につ
ながることもある。
のプログラムが起動されるサイクル（割り込みサイクル
）にある程度大きな時間がかかるのである場合、ある割
り込みが発生し、それに応答した割シ込みサイクルが完
了する以前に続けて割シ込みが発生すると、実質的な害
＋１ ｊｊ）込み処理が行なわれずシステムの空転につ
ながることもある。
このように短時間で（割シ込みサイクル以下で）続けて
発生する割シ込みは、不正側シ込みとして取り扱われる
べきものである。この不正割り込みが生じるか否かをチ
ェックし、不正割り込みが生じていたらその原因を取り
除く。このことは高信頼性システムの実現に大いに有意
義であるが、従来のＷＤＴはこのことに役立たなかった
。
発生する割シ込みは、不正側シ込みとして取り扱われる
べきものである。この不正割り込みが生じるか否かをチ
ェックし、不正割り込みが生じていたらその原因を取り
除く。このことは高信頼性システムの実現に大いに有意
義であるが、従来のＷＤＴはこのことに役立たなかった
。
〔問題点を解決するための手段と作用〕この発明は、あ
る割り込み源からのＣＰＵに対する割り込み信号を受け
て動作し、割り込み発生時点から次の割り込み発生時点
までの時間を割り込み発生毎に測定するタイマ回路を設
け、このタイマ回路による測定時間が予め設定された基
準時間に達しないときに異常信号を出力するように構成
した。これにより、上記割り込みサイクルに必要な間隔
をおかずに続けて発生する不正割り込みを確実に検出す
ることができる。
る割り込み源からのＣＰＵに対する割り込み信号を受け
て動作し、割り込み発生時点から次の割り込み発生時点
までの時間を割り込み発生毎に測定するタイマ回路を設
け、このタイマ回路による測定時間が予め設定された基
準時間に達しないときに異常信号を出力するように構成
した。これにより、上記割り込みサイクルに必要な間隔
をおかずに続けて発生する不正割り込みを確実に検出す
ることができる。
図はこの発明の一実施例の回路構成を示している。ＣＰ
Ｕ（中央処理装置）１０はコンピュータシステムの中枢
であり、例えば入出力装置などの割り込み源１２からＣ
ＰＵｌ０に対して割り込み信号ＩＮＴが与えられる。こ
の発明の監視回路はタイマ回路１４全中心とし、基準時
間の設定回路１６．コンパレータ１８．フリップフロッ
プ２０．遅延回路２２．それにＯＲゲート２４で構成さ
れる。
Ｕ（中央処理装置）１０はコンピュータシステムの中枢
であり、例えば入出力装置などの割り込み源１２からＣ
ＰＵｌ０に対して割り込み信号ＩＮＴが与えられる。こ
の発明の監視回路はタイマ回路１４全中心とし、基準時
間の設定回路１６．コンパレータ１８．フリップフロッ
プ２０．遅延回路２２．それにＯＲゲート２４で構成さ
れる。
タイマ回路１４は基準クロックＣＫｋ計数するカウンタ
からなり、ＯＲゲート２４を介して、システムリセット
信号ＳＲと僅かに遅延された割り込み信号ＩＮＴによっ
てリセットされる。
からなり、ＯＲゲート２４を介して、システムリセット
信号ＳＲと僅かに遅延された割り込み信号ＩＮＴによっ
てリセットされる。
割り込み源１２からの割り込み発生時点で割り込み信号
ＩＮＴがＬレベルからＨレベルに立ち上がる。
ＩＮＴがＬレベルからＨレベルに立ち上がる。
この信号ＩＮＴの立ち上がり変化点が遅延回路２２で僅
かに遅延され、その遅延信号の立ち上がり変化点でタイ
マ回路１４がリセットされる。タイマ回路１４はリセッ
ト直後から再び基準クロックＣＫを計数する。すなわち
、タイマ回路１４はある割り込み発生時点から次の割り
込み発生時点捷での時間を割り込み発生毎に測定する。
かに遅延され、その遅延信号の立ち上がり変化点でタイ
マ回路１４がリセットされる。タイマ回路１４はリセッ
ト直後から再び基準クロックＣＫを計数する。すなわち
、タイマ回路１４はある割り込み発生時点から次の割り
込み発生時点捷での時間を割り込み発生毎に測定する。
タイマ回路１４の計時出力Ｔｘはコンパレータ１８に常
時入力され、設定回路１６に設定−された基準時間Ｔｏ
と比較されている。この基準時間Ｔｏは、前述した割り
込みサイクルに合わせて設定されている。
時入力され、設定回路１６に設定−された基準時間Ｔｏ
と比較されている。この基準時間Ｔｏは、前述した割り
込みサイクルに合わせて設定されている。
コンパレータ１８の比較出力ＣＰは、入力Ｔｘが基準時
間Ｔｏ未満のときＨレベルで、入力Ｔｘが基準時間Ｔｏ
以上のときＬレベルになる。フリップフロップ２０のＤ
入力にこの比較出力ＣＰが印加され、Ｔ入力に割り込み
信号ＩＮＴが印加される。
間Ｔｏ未満のときＨレベルで、入力Ｔｘが基準時間Ｔｏ
以上のときＬレベルになる。フリップフロップ２０のＤ
入力にこの比較出力ＣＰが印加され、Ｔ入力に割り込み
信号ＩＮＴが印加される。
つまり、割り込み信号ＩＮＴが立ち上がると、そのとき
までの計時出力Ｔｘと基準時間Ｔｏとの比較結果である
信号ＣＰの論理がフリップフロップ２０に読み込まれる
（ラッチされる）。この時点より僅かに遅れて（遅延回
路２２による）、タイマ回路１４がリセットされ、計時
動作を零から再開する。
までの計時出力Ｔｘと基準時間Ｔｏとの比較結果である
信号ＣＰの論理がフリップフロップ２０に読み込まれる
（ラッチされる）。この時点より僅かに遅れて（遅延回
路２２による）、タイマ回路１４がリセットされ、計時
動作を零から再開する。
また、フリップフロップ２０のＱ出力はＣＰＵｌ０のト
ラップ入力端子ＴＲＡＰに接続されており、Ｑ出力がＨ
レベルになるとＣＰＵｌ０にトラップがかかる。
ラップ入力端子ＴＲＡＰに接続されており、Ｑ出力がＨ
レベルになるとＣＰＵｌ０にトラップがかかる。
以上の説明で明かなように、割り込み源１２から基準時
間１０以上の時間をおいて割り込みが発生していれば、
各割り込み発生時点（信号ＩＮＴの立ち上がり時点）で
は常にＴ Ｘ ＞Ｔ ｏとなり、フリップフロッグ２０
のＱ出力は常にＬレベルに保たれている。
間１０以上の時間をおいて割り込みが発生していれば、
各割り込み発生時点（信号ＩＮＴの立ち上がり時点）で
は常にＴ Ｘ ＞Ｔ ｏとなり、フリップフロッグ２０
のＱ出力は常にＬレベルに保たれている。
しかし何らかの障害があって、基準時間Ｔｏの間をあけ
ずに次の割り込み（不正割り込み）が発生すると、その
ときの信号ＩＮＴの立ち上がり時点ではＴ ｘ ＜ Ｔ
ｏであり、したがってｃｐ＝“Ｈ＃がフリップフロッ
グ２０に読み込まれ、Ｑ＝”Ｈ”となってＣＰＵｌ０に
トラップがかかる。これに応答してＣＰＵ１０は所定の
トラッピングを実行する。つまり異常診断プログラムや
異常回復ルーチンなどに移行する０ 〔発明の効果〕 以上詳細に説明したように、この発明の監視回路によれ
ば、特定の割り込み処理について、ある時間以上の間隔
をおいてなされなければならない割り込みが正しくその
とうりに行なわれているか、つまり不正割り込みが発生
しているか否かを確実に検出することができる。そのた
め従来のＷＤＴでは検出不能あるいは解析不能であった
システムの障害を容易につかむことができ、高信頼性の
システムを実現する上で極めて有用な動作監視を行なう
ことができる。
ずに次の割り込み（不正割り込み）が発生すると、その
ときの信号ＩＮＴの立ち上がり時点ではＴ ｘ ＜ Ｔ
ｏであり、したがってｃｐ＝“Ｈ＃がフリップフロッ
グ２０に読み込まれ、Ｑ＝”Ｈ”となってＣＰＵｌ０に
トラップがかかる。これに応答してＣＰＵ１０は所定の
トラッピングを実行する。つまり異常診断プログラムや
異常回復ルーチンなどに移行する０ 〔発明の効果〕 以上詳細に説明したように、この発明の監視回路によれ
ば、特定の割り込み処理について、ある時間以上の間隔
をおいてなされなければならない割り込みが正しくその
とうりに行なわれているか、つまり不正割り込みが発生
しているか否かを確実に検出することができる。そのた
め従来のＷＤＴでは検出不能あるいは解析不能であった
システムの障害を容易につかむことができ、高信頼性の
システムを実現する上で極めて有用な動作監視を行なう
ことができる。
図はこの発明の一実施例による監視回路の構成図である
。
。
Claims (1)
- （１）ある割り込み源からのＣＰＵに対する割り込み信
号を受けて動作し、割シ込み発生時点から次の割り込み
発生時点までの時間を割シ込み発生毎に測定するタイマ
回路を設け、このタイマ回路による測定時間が予め設定
された基準時間に達しないときに異常信号を出力するよ
うに構成したコンピュータにおける不正割り込み監視回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099521A JPS60243751A (ja) | 1984-05-17 | 1984-05-17 | コンピユ−タにおける不正割り込み監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099521A JPS60243751A (ja) | 1984-05-17 | 1984-05-17 | コンピユ−タにおける不正割り込み監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60243751A true JPS60243751A (ja) | 1985-12-03 |
Family
ID=14249541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099521A Pending JPS60243751A (ja) | 1984-05-17 | 1984-05-17 | コンピユ−タにおける不正割り込み監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349855A (ja) * | 1986-08-18 | 1988-03-02 | Sansha Electric Mfg Co Ltd | Ｃｐｕの割込み周期異常検出装置 |
| JPS63229536A (ja) * | 1987-03-18 | 1988-09-26 | Sharp Corp | 電子機器の監視装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510627A (en) * | 1978-07-07 | 1980-01-25 | Toshiba Corp | Interruption check system of electronic computer |
| JPS5773433A (en) * | 1980-10-23 | 1982-05-08 | Fujitsu Ltd | Fault detecting system for interruption request of input/output device |
| JPS57178546A (en) * | 1981-04-28 | 1982-11-02 | Mitsubishi Electric Corp | Interruption processor |
| JPS57201947A (en) * | 1981-06-05 | 1982-12-10 | Japan Electronic Control Syst Co Ltd | Preventing method for interruption malfunction of computer |
| JPS59135557A (ja) * | 1983-01-24 | 1984-08-03 | Nec Corp | 情報処理装置 |
-
1984
- 1984-05-17 JP JP59099521A patent/JPS60243751A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5510627A (en) * | 1978-07-07 | 1980-01-25 | Toshiba Corp | Interruption check system of electronic computer |
| JPS5773433A (en) * | 1980-10-23 | 1982-05-08 | Fujitsu Ltd | Fault detecting system for interruption request of input/output device |
| JPS57178546A (en) * | 1981-04-28 | 1982-11-02 | Mitsubishi Electric Corp | Interruption processor |
| JPS57201947A (en) * | 1981-06-05 | 1982-12-10 | Japan Electronic Control Syst Co Ltd | Preventing method for interruption malfunction of computer |
| JPS59135557A (ja) * | 1983-01-24 | 1984-08-03 | Nec Corp | 情報処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6349855A (ja) * | 1986-08-18 | 1988-03-02 | Sansha Electric Mfg Co Ltd | Ｃｐｕの割込み周期異常検出装置 |
| JPS63229536A (ja) * | 1987-03-18 | 1988-09-26 | Sharp Corp | 電子機器の監視装置 |
| JPH0463417B2 (ja) * | 1987-03-18 | 1992-10-09 | Sharp Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341853B2 (ja) | ||
| JPS60243751A (ja) | コンピユ−タにおける不正割り込み監視回路 | |
| JPS623464B2 (ja) | ||
| US4710928A (en) | Method and apparatus for detecting the uncontrollable operation of a control system | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPH0149975B2 (ja) | ||
| JPS60243750A (ja) | コンピユ−タにおける異常監視回路 | |
| JPH04195437A (ja) | プログラム暴走監視装置 | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| JPH02234241A (ja) | リセット・リトライ回路 | |
| JPS63280345A (ja) | プログラム異常検出方法 | |
| JPS62152048A (ja) | 暴走監視回路 | |
| JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
| JPS6349855A (ja) | Ｃｐｕの割込み周期異常検出装置 | |
| JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
| JPS61193236A (ja) | マイクロコンピユ−タの自己暴走処理装置 | |
| JPS5819097B2 (ja) | 電子計算機システム監視方式 | |
| JPS6359637A (ja) | プロセツサの動作監視回路 | |
| JPS63255742A (ja) | デ−タ処理装置 | |
| JPS63241622A (ja) | デ−タ処理装置 | |
| JPS61279948A (ja) | マイクロプロセツサ用デバツグ装置 | |
| JPH0193246A (ja) | プロセッサの停止監視方式 | |
| JPS63133820A (ja) | デジタル保護リレ−装置 |