JPS60243750A - コンピユ−タにおける異常監視回路 - Google Patents
コンピユ−タにおける異常監視回路Info
- Publication number
- JPS60243750A JPS60243750A JP59099519A JP9951984A JPS60243750A JP S60243750 A JPS60243750 A JP S60243750A JP 59099519 A JP59099519 A JP 59099519A JP 9951984 A JP9951984 A JP 9951984A JP S60243750 A JPS60243750 A JP S60243750A
- Authority
- JP
- Japan
- Prior art keywords
- interruption
- interrupt
- abnormality
- time
- timer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータシステムにおけるソフトウェ
アの障害(バグ)などを検出するだめの異常監視回路に
関する。
アの障害(バグ)などを検出するだめの異常監視回路に
関する。
コンピュータシステムの開発段階では、プログラム作成
上の単純之スやプログラム設計ミスなどによるソフトウ
ェアの様々々障害が発生する。その障害をできるだけ早
く発見し、適切に対処することが高い信頼性を実現する
上で重要である。
上の単純之スやプログラム設計ミスなどによるソフトウ
ェアの様々々障害が発生する。その障害をできるだけ早
く発見し、適切に対処することが高い信頼性を実現する
上で重要である。
プログラム・バグなどによるシステムの異常を監視する
ため、WDT(ウォッチ・ドグOタイマ)が広く採用さ
れている。これは所定のタイマ回路をプログラム中に適
宜挿入した命令ではt!定期的にリセットするもので、
上記タイマ[91路が一定時間以上リセットされずにタ
イムアツプすると、それが異常検出状態である。つまり
、側らかの異常があると「タイマ回路を定期的にリセッ
トするJという正しい動作が行なわれなくなり、タイマ
回路がタイムアツプする。
ため、WDT(ウォッチ・ドグOタイマ)が広く採用さ
れている。これは所定のタイマ回路をプログラム中に適
宜挿入した命令ではt!定期的にリセットするもので、
上記タイマ[91路が一定時間以上リセットされずにタ
イムアツプすると、それが異常検出状態である。つまり
、側らかの異常があると「タイマ回路を定期的にリセッ
トするJという正しい動作が行なわれなくなり、タイマ
回路がタイムアツプする。
このWDTはシステム全体を包括的に取シ扱っているの
で、システムの暴走のような大きな異常を監視すること
はできるが、WDTのタイムアツプに到らないような細
かな異常動作を監視することはできない。またVDTで
異常を検出できても、その異常原因を解析するのにWD
Tは有効でない。
で、システムの暴走のような大きな異常を監視すること
はできるが、WDTのタイムアツプに到らないような細
かな異常動作を監視することはできない。またVDTで
異常を検出できても、その異常原因を解析するのにWD
Tは有効でない。
通常のコンピュータシステムは割シ込み機構をもってい
て、プログラム実行動作を割シ込みを単位に分解できる
。そこでこの発明の目的は、システムの動作を各割シ込
み毎に監視し、細かな異常動作をも検出できるとともに
、異常原因の解析にも役立つ異常監視回路を提供するこ
とにある。
て、プログラム実行動作を割シ込みを単位に分解できる
。そこでこの発明の目的は、システムの動作を各割シ込
み毎に監視し、細かな異常動作をも検出できるとともに
、異常原因の解析にも役立つ異常監視回路を提供するこ
とにある。
上記の目的を達成するために、この発明は、ある割シ込
み源からの割シ込み発生時点から割り込み解除時点まで
の時間を測定するタイマ回路を設け、このタイマ回路に
よる測定時間が予め設定された基準時間を越えたときに
異常信号を出力するように構成した。
み源からの割シ込み発生時点から割り込み解除時点まで
の時間を測定するタイマ回路を設け、このタイマ回路に
よる測定時間が予め設定された基準時間を越えたときに
異常信号を出力するように構成した。
図はこの発明の一実施例の回路構成を示している。CP
U(中央処理装置)10はコンピュータシステムの中枢
であり、例えば入出力装置などの割り込み源12からC
PUl0に対して割り込み信号INTが与えられる。こ
の発明による異常監視回路はタイマ回路14を中心に構
成され、割シ込み源12からCPU10へ与えられる割
り込み信号INTを受けて動作する。
U(中央処理装置)10はコンピュータシステムの中枢
であり、例えば入出力装置などの割り込み源12からC
PUl0に対して割り込み信号INTが与えられる。こ
の発明による異常監視回路はタイマ回路14を中心に構
成され、割シ込み源12からCPU10へ与えられる割
り込み信号INTを受けて動作する。
割り込み源12から割シ込みを要求するとき、割シ込み
信号INTはHレベルになシ、その割シ込み処理が行な
われている間(割り込み発生時点から解除時点まで)、
信号INTはHレベルに保たれる。
信号INTはHレベルになシ、その割シ込み処理が行な
われている間(割り込み発生時点から解除時点まで)、
信号INTはHレベルに保たれる。
信号INTがHレベルであると、ANDゲート16が開
かれ、基準クロックCKがタイマ回路14に入力される
。タイマ回路14はこの基準クロックCKをカウントす
ることで時間を測定する。そして測定時間が予め設定さ
れた基準時間を越えると、タイマ回路14がタイムアツ
プして出力信号OUTが生じ、その信号はCPUl0の
トラップ信号TRAPとなる。
かれ、基準クロックCKがタイマ回路14に入力される
。タイマ回路14はこの基準クロックCKをカウントす
ることで時間を測定する。そして測定時間が予め設定さ
れた基準時間を越えると、タイマ回路14がタイムアツ
プして出力信号OUTが生じ、その信号はCPUl0の
トラップ信号TRAPとなる。
割り込み信号INTがLレベルになると(割り込み解除
状態)、インバータ18とORゲート20を介してタイ
マ回路14にリセット信号が印加され、タイマ回路14
の計数値がリセットされる。このタイマロ路14のリセ
ットは、システムリセット信号SRによ、DORゲート
20を介しても行なわれる。
状態)、インバータ18とORゲート20を介してタイ
マ回路14にリセット信号が印加され、タイマ回路14
の計数値がリセットされる。このタイマロ路14のリセ
ットは、システムリセット信号SRによ、DORゲート
20を介しても行なわれる。
以上の回路において、割り込み源12から割り込みが発
生して信号INTがHレベルになると、CPU10によ
る割υ込み処理が開始されると同時に、タイマ回路14
の計時動作が開始される。そして上述の基準時間以内で
割シ込みが解除されて信号INTがLレベルになれば、
タイマ回路14がリセットされ、これの出力信号OUT
は発生せず、初期状態にもどる。
生して信号INTがHレベルになると、CPU10によ
る割υ込み処理が開始されると同時に、タイマ回路14
の計時動作が開始される。そして上述の基準時間以内で
割シ込みが解除されて信号INTがLレベルになれば、
タイマ回路14がリセットされ、これの出力信号OUT
は発生せず、初期状態にもどる。
しかし前述したような異常、例えば割り込み処理中にC
PUl0が暴走するといった異常が発生すると、割シ込
み源12からの割シ込み信号INTがHレベルになった
tま上記基準時間を経過する。このときタイマ回路14
から出力信号OUTが生じ、これでCPUl0にトラッ
プがかかる。これに応答してCPU10は所定のトラッ
ピングを実行する。つまり異常診断プログラムや異常回
復ルーチンなどに移行する。
PUl0が暴走するといった異常が発生すると、割シ込
み源12からの割シ込み信号INTがHレベルになった
tま上記基準時間を経過する。このときタイマ回路14
から出力信号OUTが生じ、これでCPUl0にトラッ
プがかかる。これに応答してCPU10は所定のトラッ
ピングを実行する。つまり異常診断プログラムや異常回
復ルーチンなどに移行する。
上記のように構成した本発明の異常監視回路によれば、
プログラム作成上の単純ミスなどで割シ込み解除の操作
が行なわれず、無意味な割シ込み状態が続くという異常
や、ある割り込み処理中にCPUが暴走するという異常
や、プログラムの設計ミスなどが原因で、ある割シ込み
でCPUが多量の演算処理を長時間にわたって行なうこ
ととなシ、その結果CPUの負荷がオーバーするといっ
た異常を監視・検出することができる。このように割り
込みを単位として異常監視を行なうので、プログラム実
行動作全体を包括的に監視する従来のVDTに比較 、
より微細なレベルでの異常を検出することができ、した
がってその検出結果は異常原因の解析に直結することと
なる。
プログラム作成上の単純ミスなどで割シ込み解除の操作
が行なわれず、無意味な割シ込み状態が続くという異常
や、ある割り込み処理中にCPUが暴走するという異常
や、プログラムの設計ミスなどが原因で、ある割シ込み
でCPUが多量の演算処理を長時間にわたって行なうこ
ととなシ、その結果CPUの負荷がオーバーするといっ
た異常を監視・検出することができる。このように割り
込みを単位として異常監視を行なうので、プログラム実
行動作全体を包括的に監視する従来のVDTに比較 、
より微細なレベルでの異常を検出することができ、した
がってその検出結果は異常原因の解析に直結することと
なる。
図はとの発明の一実施例による異常監視回路の構成図で
ある。 10・・・CPU、12・・・割シ込み源、14・・・
タイマ回路、CK・・・基準クロック、SR・・・シス
テムリセット信号、−INT・・・割り込み信号、TR
AP・・・トラップ信号。
ある。 10・・・CPU、12・・・割シ込み源、14・・・
タイマ回路、CK・・・基準クロック、SR・・・シス
テムリセット信号、−INT・・・割り込み信号、TR
AP・・・トラップ信号。
Claims (1)
- (1) ある割シ込み源からのCPUに対する割り込み
信号を受けて動作し、割り込み発生時点から割り込み解
除時点までの時間を割シ込み発生毎に測定するタイマ回
路を設け、このタイマ回路による測定時間が予め設定さ
れた基準時間を越えたときに異常信号を出力するように
構成したコンピュータにおける異常監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59099519A JPS60243750A (ja) | 1984-05-17 | 1984-05-17 | コンピユ−タにおける異常監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59099519A JPS60243750A (ja) | 1984-05-17 | 1984-05-17 | コンピユ−タにおける異常監視回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60243750A true JPS60243750A (ja) | 1985-12-03 |
Family
ID=14249491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59099519A Pending JPS60243750A (ja) | 1984-05-17 | 1984-05-17 | コンピユ−タにおける異常監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60243750A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146223A (ja) * | 2006-12-07 | 2008-06-26 | Mitsubishi Electric Corp | 暴走検出回路および暴走検出方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5371545A (en) * | 1976-12-08 | 1978-06-26 | Hitachi Ltd | Multiprocessor |
JPS54162940A (en) * | 1978-06-14 | 1979-12-25 | Mitsubishi Electric Corp | Computer supervisory device |
JPS57199057A (en) * | 1981-06-03 | 1982-12-06 | Hitachi Ltd | Error detecting device |
JPS59135557A (ja) * | 1983-01-24 | 1984-08-03 | Nec Corp | 情報処理装置 |
-
1984
- 1984-05-17 JP JP59099519A patent/JPS60243750A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5371545A (en) * | 1976-12-08 | 1978-06-26 | Hitachi Ltd | Multiprocessor |
JPS54162940A (en) * | 1978-06-14 | 1979-12-25 | Mitsubishi Electric Corp | Computer supervisory device |
JPS57199057A (en) * | 1981-06-03 | 1982-12-06 | Hitachi Ltd | Error detecting device |
JPS59135557A (ja) * | 1983-01-24 | 1984-08-03 | Nec Corp | 情報処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146223A (ja) * | 2006-12-07 | 2008-06-26 | Mitsubishi Electric Corp | 暴走検出回路および暴走検出方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60243750A (ja) | コンピユ−タにおける異常監視回路 | |
JPS6115239A (ja) | プロセツサ診断方式 | |
JP2002182951A (ja) | 情報処理装置のメンテナンス方法および情報処理装置 | |
JPS60243751A (ja) | コンピユ−タにおける不正割り込み監視回路 | |
JPH0581080A (ja) | マイクロプロセツサの暴走監視装置 | |
JPH04195437A (ja) | プログラム暴走監視装置 | |
JPH0211930B2 (ja) | ||
JPH01243132A (ja) | 障害処理方式 | |
JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
JP2001256081A (ja) | 情報処理装置 | |
JPS5983438A (ja) | プログラム異常検出方式 | |
JPH052507A (ja) | 監視タイマーオーバーフロー情報自動採取方式 | |
JPS6252639A (ja) | マイクロプロセツサシステムのセルフチエツク方式 | |
JPH01199238A (ja) | データ処理装置 | |
JPS58184667A (ja) | 情報処理装置 | |
JPS59148961A (ja) | プロセツサの動作監視方式 | |
JPH01166140A (ja) | 情報処理装置診断方式 | |
JP2005250711A (ja) | ストール監視システム、データ処理装置及びそれらに用いるストール監視方法 | |
JPH0149975B2 (ja) | ||
JPH01169642A (ja) | 暴走検出回路 | |
JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
JPS5868166A (ja) | プロセツサ異常監視装置 | |
JPS57153354A (en) | Electronic computer system | |
JPS60191340A (ja) | 演算処理装置の監視装置 | |
JPH03246638A (ja) | プログラム暴走検出方式 |