JPS60191340A - 演算処理装置の監視装置 - Google Patents
演算処理装置の監視装置Info
- Publication number
- JPS60191340A JPS60191340A JP59045514A JP4551484A JPS60191340A JP S60191340 A JPS60191340 A JP S60191340A JP 59045514 A JP59045514 A JP 59045514A JP 4551484 A JP4551484 A JP 4551484A JP S60191340 A JPS60191340 A JP S60191340A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- program
- output
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野〕
本発明はマイクロプロセッサ等の演算処理装置がプログ
ラム実行中に外部ノイズ、ＩＣ不良等の要因で正規の処
理をしなくなったことを検出し、外部に異常信号を出力
する演算処理装置の監視装置に関する。
ラム実行中に外部ノイズ、ＩＣ不良等の要因で正規の処
理をしなくなったことを検出し、外部に異常信号を出力
する演算処理装置の監視装置に関する。
し発明の技術的背景と問題点〕
一般に演算処理装置、例えばマイクロプロセッサを応用
した装置では、マイクロプロセッサ及びその周辺回路に
異常がないか、プログラムの実行が正常かを監視する回
路及び方式が採用され、これ１こよって自己診断し、異
常時にオペレータ■ｌこ知らせる方法が採用される。こ
の様な方法の一つでマイクロプロセッサの暴走を検出す
る手段について説明する。第１図に示すようにマイクロ
プロセッサ１（以下ＣＰＵと略す）はアドレス、データ
およびコントロールバス（以下ＢＵｓと略す）９により
、リードオンリメモリ（以下ＲＡＭと略す）２、ランダ
ムアクセスメモリ（以下ＲＡＭと略す）３、プロセス入
出力装置（以下ＰＩＯ） ４、一定周期で割込を発生さ
せるタイマＴＩＭ ６ 、アドレスデコーダ（以下ＡＤ
Ｃと略す）７とそれぞれ接続され、さらにＡＤＯ７には
カウンタＣＮＴ Ｂが接続されてぃる。ＣＰＵ １はＦ
ＬＯＭ ２に格納されたプログラムに従ってＰＩＯ４か
ら外部データを入力し、一時ｒ（ＡＭ ３に格納して演
算処理した後、ＰＩＯ４から外部へ出力する。
した装置では、マイクロプロセッサ及びその周辺回路に
異常がないか、プログラムの実行が正常かを監視する回
路及び方式が採用され、これ１こよって自己診断し、異
常時にオペレータ■ｌこ知らせる方法が採用される。こ
の様な方法の一つでマイクロプロセッサの暴走を検出す
る手段について説明する。第１図に示すようにマイクロ
プロセッサ１（以下ＣＰＵと略す）はアドレス、データ
およびコントロールバス（以下ＢＵｓと略す）９により
、リードオンリメモリ（以下ＲＡＭと略す）２、ランダ
ムアクセスメモリ（以下ＲＡＭと略す）３、プロセス入
出力装置（以下ＰＩＯ） ４、一定周期で割込を発生さ
せるタイマＴＩＭ ６ 、アドレスデコーダ（以下ＡＤ
Ｃと略す）７とそれぞれ接続され、さらにＡＤＯ７には
カウンタＣＮＴ Ｂが接続されてぃる。ＣＰＵ １はＦ
ＬＯＭ ２に格納されたプログラムに従ってＰＩＯ４か
ら外部データを入力し、一時ｒ（ＡＭ ３に格納して演
算処理した後、ＰＩＯ４から外部へ出力する。
タイマＴＩＭ Ｏは一定周期でＣＰＵ １に割込を発生
させ、ＣＰＵ１はこの割込信号に従い時間管理の処理を
している。この様なシステムで、ＣＰＵ１のプログラム
処理が正常かどうかを検出するため、規定時間カウント
するとカウントアツプするカウンタＣＮＴ １３をもう
け、タイマＴＩＭ ６からの割込信号発生毎１ここのカ
ウンタＣＮＴ ８にクリア信号を出力する方法がとられ
ている。
させ、ＣＰＵ１はこの割込信号に従い時間管理の処理を
している。この様なシステムで、ＣＰＵ１のプログラム
処理が正常かどうかを検出するため、規定時間カウント
するとカウントアツプするカウンタＣＮＴ １３をもう
け、タイマＴＩＭ ６からの割込信号発生毎１ここのカ
ウンタＣＮＴ ８にクリア信号を出力する方法がとられ
ている。
このようｌこ、タイマＴＩＭ ６から発生する割込毎に
カウンタＣＮＴ ｆ３にクリア信号を出力することによ
り、カウンタＣＮＴ ｆ３は常時カウントアツプせず異
常信号ＡＮＮは出力されない。これに対し、ＣＰＵ１が
外乱ノイズ、ＩＣ不良等によってプログラム処理が異常
となり、タイマＴＩＭ ６からの割込信号が処理されな
くなると、ＡＤＣ７からクリア信号が出力されなくなり
、カウンタＣＮＴ ｆ３はカウントアツプして異常信号
ＡＩ’ｌＪＮは出力され、オペレータに異常を知らせる
。
カウンタＣＮＴ ｆ３にクリア信号を出力することによ
り、カウンタＣＮＴ ｆ３は常時カウントアツプせず異
常信号ＡＮＮは出力されない。これに対し、ＣＰＵ１が
外乱ノイズ、ＩＣ不良等によってプログラム処理が異常
となり、タイマＴＩＭ ６からの割込信号が処理されな
くなると、ＡＤＣ７からクリア信号が出力されなくなり
、カウンタＣＮＴ ｆ３はカウントアツプして異常信号
ＡＩ’ｌＪＮは出力され、オペレータに異常を知らせる
。
しかしながらこの様な監視方式ではプログラムの処理が
異常となったにもかかわらずＣＰＵ １が割込を受付け
られる状態にある場合は、クリア信号をカウンタＣＮＴ
８に出力でき、異常の検出ができないという欠点があっ
た。
異常となったにもかかわらずＣＰＵ １が割込を受付け
られる状態にある場合は、クリア信号をカウンタＣＮＴ
８に出力でき、異常の検出ができないという欠点があっ
た。
本発明の目的は、あらゆるプログラムの暴走。
空転を検出する演算処理装置の監視回路を得ることにあ
る。
る。
本発明による演算処理装置の監視装置は、第２図で示す
ように、演算処理装置人にて実行されるプログラムに予
め設定された複数の通過ポイントを検出して信号を生じ
る通過ポイント検出手段Ｂと、この通過ポイント検出手
段からの検出信号が予定の順序で出力されたことを検出
して信号を生じるプログラム正常検出手段Ｃと、前記プ
ログラムの実行時間より長い動作時間に設定されており
このプログラムのスタートに伴って起動されかつプログ
ラム正常検出手段の検出信号を入力することによりクリ
アされる時間計測手段りとを備え、上記時間計測手段の
、前記動作時間経過に伴う出力を異常信号としたもので
、プログラム正常検出手段Ｃによって、複数の通過ポイ
ントが決められた順序で検出されなければ、プログラム
処理が正常でないと判定し、時間計測手段りに対してク
リア信号を与えず、予定の動作時間１こ達しだことによ
り異常信号を出力させるように構成したものである。
ように、演算処理装置人にて実行されるプログラムに予
め設定された複数の通過ポイントを検出して信号を生じ
る通過ポイント検出手段Ｂと、この通過ポイント検出手
段からの検出信号が予定の順序で出力されたことを検出
して信号を生じるプログラム正常検出手段Ｃと、前記プ
ログラムの実行時間より長い動作時間に設定されており
このプログラムのスタートに伴って起動されかつプログ
ラム正常検出手段の検出信号を入力することによりクリ
アされる時間計測手段りとを備え、上記時間計測手段の
、前記動作時間経過に伴う出力を異常信号としたもので
、プログラム正常検出手段Ｃによって、複数の通過ポイ
ントが決められた順序で検出されなければ、プログラム
処理が正常でないと判定し、時間計測手段りに対してク
リア信号を与えず、予定の動作時間１こ達しだことによ
り異常信号を出力させるように構成したものである。
以下本発明を図面ｌこ示す一実施例を参照して詳細に説
明する。第３図において、演算処理装置人であるＣＰＵ
ｌは従来と同様に、ＢＵＳ９を介して肪Ｍ２．Ｒ庫３
、ＰＩＯ４、ＴＩＭ ６及び通過ポイント検出手段Ｂ
として働（ＡＤＣ７と接続される。
明する。第３図において、演算処理装置人であるＣＰＵ
ｌは従来と同様に、ＢＵＳ９を介して肪Ｍ２．Ｒ庫３
、ＰＩＯ４、ＴＩＭ ６及び通過ポイント検出手段Ｂ
として働（ＡＤＣ７と接続される。
ＡＤＣ７からの検出信号であるアドレスセレクト信号ｃ
ｓ、 、 ｃｓ、 、 ｃｓ、はプログラム正常検出手
段Ｃを構成するＤタイプのフリップフロップ１１．１２
．１３のクロック端子へ入力される。フリップフロップ
ＦＦＡｌ ｌの出力端ＱはフリップフロップＦＦＢ１２
の入力端りに、またフリップフロップＦＦＢ １２の出
力端ＱはフリップフロップＦＦＣｌ３の入力端りに、さ
らにフリップフロップＦＦＣｌ３の出力端Ｑは単安定マ
ルチバイブレータ１４の入力端ｌこ接続する。単安定マ
ルチバイブレータＭＯＢ １４の出力端は、時間計測手
段りであるカウンタのＣＮＴ８のクリア端子に接続する
。またカウンタＣＮＴ ８のカウントアツプによる出力
は、異常信号ＡＮＮとして出力される。またフリップフ
ロップＦＦＡｌ １はフリップフロップＦＦＢ １２の
出力、フリップフロップＦＦ’Ｂ１２はフリップフロッ
プＦＦＣｌ３の出力、フリップフロップＩｉ’Ｆ’Ｃ１
３はフリップフロップＦＦＡＩＩの出力によりクリアさ
れるようにノアゲートを介して相互に接続される。
ｓ、 、 ｃｓ、 、 ｃｓ、はプログラム正常検出手
段Ｃを構成するＤタイプのフリップフロップ１１．１２
．１３のクロック端子へ入力される。フリップフロップ
ＦＦＡｌ ｌの出力端ＱはフリップフロップＦＦＢ１２
の入力端りに、またフリップフロップＦＦＢ １２の出
力端ＱはフリップフロップＦＦＣｌ３の入力端りに、さ
らにフリップフロップＦＦＣｌ３の出力端Ｑは単安定マ
ルチバイブレータ１４の入力端ｌこ接続する。単安定マ
ルチバイブレータＭＯＢ １４の出力端は、時間計測手
段りであるカウンタのＣＮＴ８のクリア端子に接続する
。またカウンタＣＮＴ ８のカウントアツプによる出力
は、異常信号ＡＮＮとして出力される。またフリップフ
ロップＦＦＡｌ １はフリップフロップＦＦＢ １２の
出力、フリップフロップＦＦ’Ｂ１２はフリップフロッ
プＦＦＣｌ３の出力、フリップフロップＩｉ’Ｆ’Ｃ１
３はフリップフロップＦＦＡＩＩの出力によりクリアさ
れるようにノアゲートを介して相互に接続される。
以上の構成においてその動作を説明する。第４図は動作
のタイミングチャート、第５図はフローチャートの概要
を示す。ＣＰＵ １はＲＯＭ ２に格納されたプログラ
ムに従い、第４図に示す処理をする。
のタイミングチャート、第５図はフローチャートの概要
を示す。ＣＰＵ １はＲＯＭ ２に格納されたプログラ
ムに従い、第４図に示す処理をする。
すなわち電源が投入されると処理１を実行（ステップ２
１）Ｌ、λＤＣ７は特定のアドレスをアクセスして通過
ポイント検出信号であるアドレスセレクト信号Ｃ８１を
出力（ステップ２２）する。同様に処理２を実行（ステ
ップ２３）シ、アドレスセレクト信号ＣＳ２を出力（ス
テップ２４）シ、判定処理（ステップ２５）を行う。判
定がＴ ＲＵＦｆの場合処理３を実行（ステップ２６）
シアドレスセレクト信号Ｃ８゜を出力（ステップ２７）
するルーチンを繰り返えし実行している。つまりアドレ
スセレクト信号Ｃ８□。
１）Ｌ、λＤＣ７は特定のアドレスをアクセスして通過
ポイント検出信号であるアドレスセレクト信号Ｃ８１を
出力（ステップ２２）する。同様に処理２を実行（ステ
ップ２３）シ、アドレスセレクト信号ＣＳ２を出力（ス
テップ２４）シ、判定処理（ステップ２５）を行う。判
定がＴ ＲＵＦｆの場合処理３を実行（ステップ２６）
シアドレスセレクト信号Ｃ８゜を出力（ステップ２７）
するルーチンを繰り返えし実行している。つまりアドレ
スセレクト信号Ｃ８□。
ｃｓ、、ｃｓ、はＣ８，→Ｃ８，→ＣＳ、の順１こ出力
する様に構成されている。
する様に構成されている。
ここで、第３図の回路にて電源が投入されるとリセット
信号ＲＡＴが出力され各フリップフロップＦＦＡＩＩ
、ＦＦＢ１２ 、ＦＦＣｌ３はリセット（クリア）され
る。
信号ＲＡＴが出力され各フリップフロップＦＦＡＩＩ
、ＦＦＢ１２ 、ＦＦＣｌ３はリセット（クリア）され
る。
続いてプログラムの実行に入り、ＡＤＣ７よりアドレス
セレクト信号Ｃ８１が出力される。アドレスセレクト信
号Ｃ８，によりフリップフロップＦＦＡｌ ｌはセット
され、続いて信号Ｃ８２が出力されるとフリップフロッ
プＦＦＢ １２がセットされフリップフロップＦＦＢ
１２のセットによりフリップフロップＦ’Ｆ’ＡＩ １
はリセットされる。さらに信号Ｃ８３が出力されるとフ
リップフロップＦＦＣｌ３がセットされこのセットによ
りフリップフロップＦＦＢ １２はリセットされる。フ
リップフロップＦＦＣｌ３のセットにより単安定マルチ
バイブレータＭＵＢからパルス状のクリア信号ＣＬＦＬ
が出力されるのでカウンタＣＮＴ ３はクリアされ、異
常信号ＡＮＮは出力されない。そして信号Ｃ８□が出力
されると７リツプフロツブＦＦＡｌ １がセットされこ
のセット１こより７リツプフロツプＦＦＣｌ３はリセッ
トされ、この状態を繰り返えす。
セレクト信号Ｃ８１が出力される。アドレスセレクト信
号Ｃ８，によりフリップフロップＦＦＡｌ ｌはセット
され、続いて信号Ｃ８２が出力されるとフリップフロッ
プＦＦＢ １２がセットされフリップフロップＦＦＢ
１２のセットによりフリップフロップＦ’Ｆ’ＡＩ １
はリセットされる。さらに信号Ｃ８３が出力されるとフ
リップフロップＦＦＣｌ３がセットされこのセットによ
りフリップフロップＦＦＢ １２はリセットされる。フ
リップフロップＦＦＣｌ３のセットにより単安定マルチ
バイブレータＭＵＢからパルス状のクリア信号ＣＬＦＬ
が出力されるのでカウンタＣＮＴ ３はクリアされ、異
常信号ＡＮＮは出力されない。そして信号Ｃ８□が出力
されると７リツプフロツブＦＦＡｌ １がセットされこ
のセット１こより７リツプフロツプＦＦＣｌ３はリセッ
トされ、この状態を繰り返えす。
この場合カウンタＣＮＴ ８のカウントアツプ時間はク
リア信号ＣＬＦＬの出力周期に比べ十分長くとっておく
。
リア信号ＣＬＦＬの出力周期に比べ十分長くとっておく
。
外部からのノイズ、ＩＣ不良等によりプログラムが暴走
したり空転したりすると各アドレスセレクト信号はｃｓ
、−、ｃｓ、→Ｃ８，の順に出力できなくなる。このよ
うに信号Ｃ８□、 ｃｓ、 、 ｃｓ、の出力順がＣ８
１→ＣＳ、の様な出力となり信号ＣＳ、の出力がなくな
ると、信号Ｃ８１によりフリップフロップＦＦＡｌ１が
セットされこのセット１こよりフリップフロップＦＦＣ
ｌ３はリセットされるが、続いて信号Ｃ８３の出力とな
るためフリップフロップＦＦ１２． ＦＦ１３ トモセ
ットされ力い。このためクリア信号ＣＬＲは出力されず
、カウンタＣＮＴ８カウントアツプし警報信号ＡＮＮＩ
Ｑを出力する。
したり空転したりすると各アドレスセレクト信号はｃｓ
、−、ｃｓ、→Ｃ８，の順に出力できなくなる。このよ
うに信号Ｃ８□、 ｃｓ、 、 ｃｓ、の出力順がＣ８
１→ＣＳ、の様な出力となり信号ＣＳ、の出力がなくな
ると、信号Ｃ８１によりフリップフロップＦＦＡｌ１が
セットされこのセット１こよりフリップフロップＦＦＣ
ｌ３はリセットされるが、続いて信号Ｃ８３の出力とな
るためフリップフロップＦＦ１２． ＦＦ１３ トモセ
ットされ力い。このためクリア信号ＣＬＲは出力されず
、カウンタＣＮＴ８カウントアツプし警報信号ＡＮＮＩ
Ｑを出力する。
前記実施例ではフリップフロップＦｌ 、ＦＦＢ 、Ｆ
ＦＣを用いて通過ポイントの検出信号の順序すなわちプ
ログラムが正常か否かを判定していだがこれらの判定を
ソフトウェアで実施し、プログラム正常の条件成立時の
みクリア信号ＣＬＲを外部へ出力するようにしてもよい
。
ＦＣを用いて通過ポイントの検出信号の順序すなわちプ
ログラムが正常か否かを判定していだがこれらの判定を
ソフトウェアで実施し、プログラム正常の条件成立時の
みクリア信号ＣＬＲを外部へ出力するようにしてもよい
。
以上説明したように本発明によればプログラムに複数の
通過ポイントを設け、このポイントを順番に通過するこ
とをチェックするため、プログラムのあらゆる暴走また
は空転を即座に検出可能となり、信頼の高い演算処理シ
ステムが得られる。
通過ポイントを設け、このポイントを順番に通過するこ
とをチェックするため、プログラムのあらゆる暴走また
は空転を即座に検出可能となり、信頼の高い演算処理シ
ステムが得られる。
第１図は従来装置を示すブロック図、第２図は本発明の
機能を明示する図、第３図をま本発明による演算処理装
置の監視装置の一実施例を示すブロック図、第４図は動
作タイミング図、第５図は動作フロ・−チャートを示す
。 １・・・マイクロプロセッサ ７・・・アドレスデコーダ ８・・・カウンタ １０・・・異常出力 １１．１２．１３・・・フリップフロップ１４・・・単
安定マルチバイブレータ
機能を明示する図、第３図をま本発明による演算処理装
置の監視装置の一実施例を示すブロック図、第４図は動
作タイミング図、第５図は動作フロ・−チャートを示す
。 １・・・マイクロプロセッサ ７・・・アドレスデコーダ ８・・・カウンタ １０・・・異常出力 １１．１２．１３・・・フリップフロップ１４・・・単
安定マルチバイブレータ
Claims (1)
- 演算処理装置にて実行されるプログラムに予め設定され
た複数の通過ポイントを検出して信号を生じる通過ポイ
ント検出手段と、この通過ポイント検出手段からの検出
信号が予定の順序で出力されたことを検出して信号を生
じるプログラム正常検出手段と、前記プログラムの実行
時間より長い段の検出信号を入力することによりクリア
される時間計測手段とを備え、上記時間計測手段の、前
記動作時間経過に伴う出力を異常信号とした演算処理装
置の監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045514A JPS60191340A (ja) | 1984-03-12 | 1984-03-12 | 演算処理装置の監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045514A JPS60191340A (ja) | 1984-03-12 | 1984-03-12 | 演算処理装置の監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60191340A true JPS60191340A (ja) | 1985-09-28 |
Family
ID=12721522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59045514A Pending JPS60191340A (ja) | 1984-03-12 | 1984-03-12 | 演算処理装置の監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60191340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999014672A3 (de) * | 1997-09-18 | 1999-06-03 | Siemens Ag | Verfahren und vorrichtung zur überwachung der ordnungsgemässen ausführung eines automatisch ablaufenden vorganges |
-
1984
- 1984-03-12 JP JP59045514A patent/JPS60191340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999014672A3 (de) * | 1997-09-18 | 1999-06-03 | Siemens Ag | Verfahren und vorrichtung zur überwachung der ordnungsgemässen ausführung eines automatisch ablaufenden vorganges |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60191340A (ja) | 演算処理装置の監視装置 | |
| JP2003044323A (ja) | 演算装置 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JPS6115239A (ja) | プロセツサ診断方式 | |
| JPS622685Y2 (ja) | ||
| JP3493287B2 (ja) | エレベータ制御装置 | |
| JPH03192431A (ja) | 割込み処理方式 | |
| JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
| JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
| JPH02297638A (ja) | Ｃｐｕ暴走検出装置 | |
| JPH04195437A (ja) | プログラム暴走監視装置 | |
| JPS6252645A (ja) | 処理装置の暴走検知方法 | |
| JPH01106231A (ja) | 異常処理検出方式 | |
| JPS60243750A (ja) | コンピユ−タにおける異常監視回路 | |
| JPH04259045A (ja) | ウオッチドッグタイマ監視方式 | |
| JPH03208137A (ja) | 制御用マイクロコンピュータの異常検知方式 | |
| JPH03246638A (ja) | プログラム暴走検出方式 | |
| JPH01200441A (ja) | 複数プロセッサの相互監視方法 | |
| JPS61271546A (ja) | 計算機負荷分析方法 | |
| JPH09231105A (ja) | プログラム障害検出方法 | |
| JPH0434170B2 (ja) | ||
| JPS61241847A (ja) | 電子計算機の異常検出回路 | |
| JPS61193236A (ja) | マイクロコンピユ−タの自己暴走処理装置 | |
| JPS61241848A (ja) | 電子計算機の異常検出回路 | |
| JPH0328938A (ja) | マイクロコンピュータ装置 |