JP3493287B2 - エレベータ制御装置 - Google Patents

エレベータ制御装置

Info

Publication number
JP3493287B2
JP3493287B2 JP24023897A JP24023897A JP3493287B2 JP 3493287 B2 JP3493287 B2 JP 3493287B2 JP 24023897 A JP24023897 A JP 24023897A JP 24023897 A JP24023897 A JP 24023897A JP 3493287 B2 JP3493287 B2 JP 3493287B2
Authority
JP
Japan
Prior art keywords
elevator control
execution
task
watchdog timer
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24023897A
Other languages
English (en)
Other versions
JPH1160102A (ja
Inventor
豊 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Elevator and Building Systems Corp
Original Assignee
Toshiba Elevator Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Elevator Co Ltd filed Critical Toshiba Elevator Co Ltd
Priority to JP24023897A priority Critical patent/JP3493287B2/ja
Publication of JPH1160102A publication Critical patent/JPH1160102A/ja
Application granted granted Critical
Publication of JP3493287B2 publication Critical patent/JP3493287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータを用いて構成されたエレベータ制御装置に関するも
のである。
【0002】
【従来の技術】エレベータは建物内の縦の交通機関とし
て中高層ビルだけでなく小規模ビル、個人住宅にも設置
されるようになっている。近年では設置台数も飛躍的に
増加し、日本国内だけでも数十万台を超えるようになっ
てきている。
【0003】また、半導体技術の進歩により大多数のエ
レベータは、複数個のマイクロコンピュータを使用した
制御装置で制御されるように構成されており、性能向上
と共に制御装置の小型化が進められている。
【0004】エレベータ制御装置を構成するマイクロコ
ンピュータは、エレベータの運行制御、モータ制御、エ
レベータかごの処理、エレベータ乗り場の処理、データ
伝送、エレベータかごの位置検出等の処理を行うために
設けられ、また、エレベータかご及び乗り場に設置する
表示装置やエレベータの監視装置にもマイクロコンピュ
ータが使用されている。このように、多様化する構成に
合わせて複数個のマイクロコンピュータが使用されてい
る。
【0005】エレベータ制御装置における各々の処理内
容は高性能化を続けており、それに伴ってマイクロコン
ピュータも複数の処理毎に分散処理を行う構成となって
きている。例えば、エレベータ機械室に設置される制御
装置に限っても、モータ制御用、運行制御用、データ伝
送制御用、位置検出用等にそれぞれ独立したマイクロコ
ンピュータが採用され各々の処理を行っている。
【0006】これらの処理を行うにあたって採用された
マイクロコンピュータ回路は決められた処理を独立して
行っているが、当然のことながら運行制御を行うマイク
ロコンピュータが中心となって動作しており、他のマイ
クロコンピュータは運行制御用マイクロコンピュータと
データの交信を行ってエレベータとしての制御が行われ
ている。この様に、現在ではマイクロコンピュータ回路
が複雑化する方向になってきている。
【0007】図8に、エレベータ制御装置における運行
制御用マイクロコンピュータ回路の構成を示す。この運
行制御用マイクロコンピュータ回路は、演算の中心とな
るCPU1と、そのCPU1が制御するアドレスやデー
タラインで構成されたバス2に接続される周辺のプログ
ラム記憶部3、データの記憶部4、設定データ記憶部8
とから構成されている。
【0008】プログラム記憶部3は、不揮発性の読み出
し専用の記憶装置EPROMで構成され、CPU1が演
算処理するプログラムが予め記憶されている。データ記
憶部4は、揮発性の読み書き記憶装置RAMで構成さ
れ、入力したデータや演算処理した結果のデータを記憶
するようになっている。また、設定データ記憶部8は、
電気的消去可能なROMであるEEROMで構成され、
CPU1での演算処理に必要な設定データが記憶されて
いる。
【0009】これらの装置は、CPU1が出力するアド
レスやデータ及びそれらの制御信号等の約30本程度の
信号によるバス2に接続されて制御されている。また、
運行制御用マイクロコンピュータ回路に接続される呼び
制御部やかご位置制御部も同様にローカルバス2に接続
されるており、CPU1にて制御されている。図8で
は、これらを総称として入出力装置5(I/O5)で示
している。
【0010】一方、CPU1が異常な動作を行ったこと
を検出する装置としては、ウオッチドックタイマ6(W
DTC6)および電圧低下検出部7が設けられている。
ウオッチドックタイマ6は、CPU1が正常に動作して
いるか否かをCPU1からのウオッチドックタイマクリ
ア信号(WDTL)に基づいて判定するものであり、電
圧低下検出部7はマイクロコンピュータ回路の電圧が低
下したことを検出したときは警報信号をCPU1に出力
するものである。
【0011】すなわち、CPU1はプログラム実行時に
一定間隔でウオッチドックタイマ6に対しウオッチドッ
クタイマクリア信号(以下WDTCLという)を出力す
る。これを受けてウオッチドックタイマ6は自己のカウ
ンタを0に設定する。一定時間が経過してもWDTCL
の入力がない場合には、ウオッチドックタイマ6からC
PU1に対してRESET信号が出力され、CPU1は
動作停止をする。これをWDTトリップと呼んでおり、
プログラムの異常を示した意味で一般的に使用される。
【0012】一方、電圧低下検出部7は、マイクロコン
ピュータ回路の電源電圧低下時にはCPU1に対して警
告信号を出力している。図8では、この警告信号はCP
U1のNMI(ノンマスカブル割り込み)として入力さ
れ、ソフトウエアにてエレベータ制御を停止させてい
る。この結果、異常な処理が実行されることなく停止に
移れるわけである。ここで、ノンマスカブル割り込みN
MIは、ソフトウエアで禁止できない割り込み信号であ
る。
【0013】また、エレベータ制御装置には遠隔監視装
置が接続されることがあり、そのようなシステムでは、
図9に示すように、エレベータ制御装置11とは別に設
置した遠隔監視装置12からエレベータ制御装置11に
対してRESET信号を出力するようになっている。こ
の遠隔監視装置12は16ビット程度のマイクロコンピ
ュータを使用し、エレベータの運行状況を監視し、通信
回線交換網13を介してエレベータ保守会社14に逐一
その状況を報知する。
【0014】このようなシステムの機能の1つとして、
エレベータ制御装置11をリセットする機能がある。こ
れは図8のCPU1へのRESET信号と同一であり、
CPU1を一旦停止させた後に再起動させるものであ
る。
【0015】
【発明が解決しようとする課題】ところが、エレベータ
に代表されるモータ駆動を含んだ機器では、自装置内に
数KHzで数百Aに及ぶ電流をスイッチングするインバ
ータ回路を含むため、インバータから発生するノイズが
マイクロコンピュータ回路に異常を与えることがある。
当然、マイクロコンピュータ回路自体は信頼性を向上さ
せるための対策が実施されており、マイクロコンピュー
タ回路自体の信頼性は確保されているが、その動作を確
認するためのウオッチドックタイマ6や電圧低下検出部
7が誤動作すると、CPU1を停止させてしまう。その
ために他の回路と比べて異なる対策を実施する必要性が
ある。
【0016】また、図9に示すようなシステム構成で
は、インバータ装置以外に通信回線上のデータ誤りによ
る誤作動の可能性があり、エレベータ制御装置11をリ
セットする機能が誤って動作すると、走行中のエレベー
タが停止してしまう事故になってしまうことがある。
【0017】本発明の目的は、マイクロコンピュータ回
路の信頼性を向上させたエレベータ制御装置を提供する
ものである。
【0018】
【課題を解決するための手段】請求項1の発明に係わる
エレベータ制御装置は、マイクロコンピュータの動作状
態が正常か異常かの判定をウオッチドックタイマが所定
時間をカウントしたか否かで判定し、ウオッチドックタ
イマがマイクロコンピュータからウオッチドックタイマ
クリア信号を受信してから所定時間をカウントするとマ
イクロコンピュータの動作状態が異常であると判定しマ
イクロコンピュータを停止させるようにしたエレベータ
制御装置であり、ウオッチドックタイマに設定された所
定時間より早い時間に動作し異常通報信号を出力する異
常通報手段と、タスクの実行状態をトレースすると共に
異常通報信号を受信したときはトレースしたタスクの実
行状態をチェックしタスクの実行状態が正常であるとき
はウオッチドックタイマクリア信号を出力する実行正常
確認手段とを備えたものである。
【0019】請求項1の発明に係わるエレベータ制御装
置では、異常通報手段は、ウオッチドックタイマに設定
された所定時間より早い時間に動作し異常通報信号を出
力する。実行正常確認手段は、タスクの実行状態をデー
タ記憶部にトレースしており、異常通報手段から異常通
報信号を受信したときは、データ記憶部にトレースした
タスクの実行状態をチェックし、タスクの実行状態が正
常であるときはウオッチドックタイマクリア信号を出力
してウオッチドックタイマをクリアする。
【0020】請求項2の発明に係わるエレベータ制御装
置は、請求項1の発明において、異常通報信号を装置の
エラー情報として、その発生時間と共にデータ記憶部に
格納するようにしたものである。
【0021】請求項2の発明に係わるエレベータ制御装
置では、請求項1の発明の作用に加え、データ記憶部に
異常通報信号を装置のエラー情報として記憶する。ま
た、そのエラー情報はその発生時間と共に記憶し保守点
検時のデータベースとして使用する。
【0022】請求項3の発明に係わるエレベータ制御装
置は、請求項2の発明において、異常通報信号を装置の
エラー情報として、通信回線を経由してエレベータ保守
会社に連絡するようにしたものである。
【0023】請求項3の発明に係わるエレベータ制御装
置では、請求項2の発明の作用に加え、異常通報信号
は、装置のエラー情報として、データ記憶部に記憶する
と共に通信回線を経由してエレベータ保守会社に連絡す
る。
【0024】請求項4の発明に係わるエレベータ制御装
置は、請求項1の発明において、実行正常確認手段は、
ウオッチドックタイマクリア信号を受信した後のウオッ
チドックタイマのカウンタ値を読み込み、そのカウント
値が所定の基準値以下か否かを判定し所定の基準値以下
のときはウオッチドックタイマは正常であると判定する
ようにしたものである。
【0025】請求項4の発明に係わるエレベータ制御装
置では、請求項1の発明の作用に加え、実行正常確認手
段は、ウオッチドックタイマクリア信号でクリアされカ
ウントを開始したときのウオッチドックタイマのカウン
タ値を読み込む。そして、そのカウント値が所定の基準
値以下か否かを判定し、所定の基準値以下のときはウオ
ッチドックタイマは正常であると判定する。
【0026】請求項5の発明に係わるエレベータ制御装
置は、請求項1の発明において、異常通報信号の実行正
常確認手段への入力は、マイクロコンピュータ自身がソ
フトウエアによる設定で無視することのできないノンマ
スカブル割り込みを使用するようにしたものである。
【0027】請求項5の発明に係わるエレベータ制御装
置では、請求項1の発明の作用に加え、異常通報信号の
実行正常確認手段への入力として、ノンマスカブル割り
込みを使用しているので、マイクロコンピュータ自身は
ソフトウエアによる設定により、異常通報信号の入力を
無視できない。従って、異常通報信号は誤りなく実行正
常確認手段に入力される。
【0028】請求項6の発明に係わるエレベータ制御装
置は、請求項1の発明において、実行正常確認手段は、
タスク内のサブルーチンの動作をトレースし、タスクの
実行状態が正常であることを各々のサブルーチンの動作
完了で判定するようにしたものである。
【0029】請求項6の発明に係わるエレベータ制御装
置では、請求項1の発明の作用に加え、実行正常確認手
段は、タスクの実行状態のトレースを行うにあたって、
タスク内のサブルーチンの動作をトレースする。そし
て、タスクの実行状態が正常であることの判定は、各々
のサブルーチンの動作完了で判定する。従って、卓巣の
実行状態の正常性の判定の精度が向上する。
【0030】請求項7の発明に係わるエレベータ制御装
置は、請求項1の発明において、タスクの実行状態が正
常であるか否かの判定を、実行正常確認手段に代えて、
タスク実行状態確認用のウオッチドックタイマで行うよ
うにしたものである。
【0031】請求項7の発明に係わるエレベータ制御装
置では、請求項1の発明の作用に加え、タスクの実行状
態が正常であるか否かの判定は、ソフトウェアとしての
実行正常確認手段でなく、ハードウェアとしてのタスク
実行状態確認用のウオッチドックタイマで行われる。従
ってタスクの実行状態の正常性判定の信頼性が向上す
る。
【0032】請求項8の発明に係わるエレベータ制御装
置は、請求項1の発明において、実行正常確認手段は、
タスク毎の処理実行時間を測定し、各々のタスク実行時
間が基準値以内であるときは、タスクの実行状態が正常
であると判定するようにしたものである。
【0033】請求項8の発明に係わるエレベータ制御装
置では、請求項1の発明の作用に加え、タスクの実行状
態が正常であるか否かの判定は、タスク毎の処理実行時
間を測定して、各々のタスク実行時間が基準値以内にあ
るか否かを判定する。そして、基準値以内にあるとき
は、タスクの実行状態が正常であると判定する。
【0034】請求項9の発明に係わるエレベータ制御装
置は、請求項1の発明において、実行正常確認手段は、
タスクの実行状態が正常であるときはウオッチドックタ
イマのカウントを停止させるようにしたものである。
【0035】請求項9の発明に係わるエレベータ制御装
置では、請求項1の発明の作用に加え、実行正常確認手
段によりタスクの実行状態が正常であると判定したとき
は、ウオッチドックタイマクリア信号に代えて、ウオッ
チドックタイマのカウントを停止させる。その後にマイ
クロコンピュータからウオッチドックタイマクリア信号
が出力され、ウオッチドックタイマはカウントを開始す
る。
【0036】請求項10の発明に係わるエレベータの制
御装置は、請求項1の発明において、遠隔監視装置から
異常通報信号が入力されたときには、実行正常確認手段
はトレースしたタスクの実行状態をチェックし、タスク
の実行状態が正常であるときは遠隔監視装置にその通報
を行うようにしたものである。
【0037】請求項10の発明に係わるエレベータの制
御装置では、請求項1の発明の作用に加え、エレベータ
制御装置を監視する遠隔監視装置から異常通報信号が入
力されたときには、エレベータ制御装置の実行正常確認
手段はデータ記憶部にトレースしたタスクの実行状態を
チェックし、タスクの実行状態が正常であるときは遠隔
監視装置にその通報を行う。
【0038】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1は本発明の第1の実施の形態に係わるエレベ
ータ制御装置のブロック構成図である。この第1の実施
の形態は、図8に示した従来例に対しウオッチドックタ
イマ6に設定された所定時間より早い時間に動作し異常
通報信号を出力する異常通報手段16と、タスクの実行
状態をトレースすると共に異常通報信号を受信したとき
はトレースしたタスクの実行状態をチェックしタスクの
実行状態が正常であるときはウオッチドックタイマクリ
ア信号WDTCLを出力する実行正常確認手段17とを
追加して設け、異常通報手段16の出力信号は電圧低下
検出部7の出力信号と共にOR回路9を介してCPU1
に出力されるようになっている。
【0039】すなわち、ウオッチドックタイマ6の出力
がリセット手段(OUT1)18のみでなく、異常通報
手段16(OUT2)が付加されて2点になっているこ
とである。また、異常通報手段16は電圧低下検出部7
からの出力とOR回路9にて合成されてCPU1のNM
Iポートに入力されている。これを異常通報と呼ぶこと
とする。また、プログラム記憶部(ROM)3において
は、実行正常確認手段17を実現するためのプログラム
が格納され、さらに、データ記憶部(ROM)4におい
ては、実行正常確認手段17により演算処理されたタス
クの実行状態のデータが格納される。
【0040】図2は、本発明の第1の実施の形態におけ
るウオッチドックタイマ6の構成図である。通常、ウオ
ッチドックタイマ6は、静電容量Cと抵抗Rとの発振に
よるワンショットパルス発生回路で構成されているが、
ここではカウンタ回路15を用いたものを示している。
【0041】カウンタ回路15に接続される発振子10
は、通常200KHz程度のものが用いられる。この発
振子10からのパルスを基準としたカウント値が予め設
定された値以上となると、端子QNからの出力信号がH
になり、リセット手段18の出力信号がHになる。この
ことから、CPU1に対してRESETがかかる。さら
に、カウンタ回路15には端子QMが設けられており、
端子QNの出力信号がHになる前に端子QMの出力信号
がHになるように設定されている。これにより、異常通
報手段16からCPU1に対してNMIをかけるように
している。
【0042】図3は、CPU1のタスクの実行状態を検
出する説明図である。図3では、タスクが4個でエレベ
ータの運行制御処理を行っているものを示している。つ
まり、タスク1から順にタスク2、タスク3、タスク
4、その後にタスク1が再び開始される構成となってい
る。ここで、各タスクの実行完了をデータ記憶部4に保
存する。この処理を1回のプログラムサイクル(タスク
1から次のタスク1が実行されるまで)のタスク実行結
果として残す。このようにすることにより、タスクが正
常に動作した場合には、タスクの実行状態がデータ記憶
部4に記録として残されることになる。
【0043】次に、図4は実行正常確認手段17の処理
内容を示すフローチャートである。このルーチンは1サ
イクル毎に呼び出される構成となっている。ステップS
1は図3に示したタスクの実行状態をデータ記憶部4に
保存する処理である。ステップS2ではウオッチドック
タイマ6からの異常通報信号があったか否かを判定し、
異常通報信号が検出されなかった場合、つまりNMI入
力が検出されなかった場合には、ルーチンを完了する。
一方、NMI入力があった場合にはステップS3に移
る。
【0044】ステップS3では、ステップS1にてデー
タ記憶部4に保存されている各サイクルのタスク実行状
態を確認し、異常通報信号が入力されるまでのタスクの
実行状態をチェックする。そして、ステップS4ではス
テップS3の結果に基づいて、タスクの実行状態に異常
処理がなかったか否かを判定し、タスクの実行状態に異
常がありプログラムに異常の可能性があった場合にはル
ーチンを完了する。ルーチンを完了した場合には、しば
らくの時間の経過後にRISET信号が成立しWDTト
リップ状態となる可能性がある。
【0045】一方、ステップS4でタスクの実行状態が
正常であると判定された場合には、ステップS5におい
て、ウオッチドックタイマクリア信号(WDTCL信
号)をウオッチドックタイマ6に出力する。これによ
り、ウオッチドックタイマ6をクリアする。
【0046】ここで、第1の実施の形態では、CPU1
は16ビットのマイクロコンピュータを使用し、プログ
ラム記憶部3は128Kバイト、データ記憶部4は32
Kバイト程度のものを使用する。この程度でエレベータ
の運行制御が可能である。このときのWDT時間は1秒
程度に設定する。
【0047】ウオッチドックタイマ6には発振子10と
して250KHzのセラミック発振子を取り付け、カウ
ンタ回路15としては2の20乗程度までカウント可能
なバイナリカウンタを使用する。このとき、WDT時間
を満足する端子QNは18乗の出力ポートを使用すれば
よい。また、端子QMはWDT時間の50%程度である
ことが望ましく、QN/2として9乗の出力ポートを使
用すればよい。
【0048】一般に、タスクの実行時間は100ms程
度であるため、WDTCL信号をプログラムの1実行毎
に出力すると、WDTCLのインターバルは100ms
となる。そのため、最悪でも5回のプログラム実行にお
けるエラーの検出が可能となる。また、データ記憶部4
におけるタスクの実行状態を記憶するエリアは、20バ
イト×20=400バイト程度あればよい。これは、1
サイクル当たりのタスク数を4とすると、20バイトあ
ればトレース可能であり、1サイクルの時間を100m
sとすれば20サイクルあれば2sec分のタスクを保
存でき、異常開始のタスクを含めることができるためで
ある。
【0049】このタスクの実行状態データは、タスク1
の実行完了時にbit0に1をセットし、タスク2の実
行完了時にbit1に1をセットすることで、タスクの
実行状態を保存している。また、このデータはリングカ
ウンタ状に処理されるので、WDTトリップに関係ない
時間のデータ(この場合2sec以上前)は上書きされ
るようになる。また、WDTCL信号はCPU1が持つ
I/Oポートから出力される構成となる。
【0050】次に、異常通報手段16または電圧低下検
出部7からの異常通報信号がCPU1のNMI入力とし
て入力されたときは、そのNMI入力を装置のエラー情
報として、その発生時間と共にデータ記憶部4に格納す
る。すなわち、実行正常確認手段17でのタスク実行状
態データに、エレベータ制御装置11のエラー情報とし
て追加する。このようにして、エラー情報の履歴を保存
しエレベータの保守点検時に、このエラー情報の履歴を
参照する。
【0051】また、本発明のエレベータ制御装置11が
図9に示すような遠隔監視装置12に接続されるエレベ
ータ制御システムとして構成される場合には、異常通報
信号を装置のエラー情報としてデータ記憶部4に格納す
ると共に、遠隔監視装置12および通信回線を経由して
エレベータ保守会社14に連絡する。
【0052】次に、実行正常確認手段17にて、ウオッ
チドックタイマ6の健全性を確認できるようにする。図
5は、その場合のウオッチドックタイマ6の構成図であ
る。図5のウオッチドックタイマ6では、カウンタ回路
15のカウント値をCPU1のバス2に直結できる形と
し、そのカウント値をCPU1が読み取る構成になって
いる。実行正常確認手段17はこのカウント値に基づい
てウオッチドックタイマ6の健全性を判定する。すなわ
ち、WDTCL信号の入力直後にはカウンタ値が0に近
い値になっているか否かを実行正常確認手段17で判定
し、0に近い値になっている場合には正常であると判定
することになる。
【0053】図6は、その場合の実行正常確認手段17
の処理内容を示すフローチャートである。ステップS1
1にて本来のタスクの実行を行い、また、ステップS1
2にてタスク実行完了時にはWDTCL信号を出力す
る。この処理は本来のエレベータ制御装置に含まれるも
のである。タスクが実行完了しWDTCL信号を出力す
ると、ステップS13に進み、ウオッチドックタイマ6
のカウント値を読み込む。そして、ステップS14にて
ステップS13で得られたカウント値が0に近い値(基
準値)となっているか否かを判定する。この基準値は発
振子10の周波数と時間割り込み等の処理時間で決定さ
れる。
【0054】そして、ステップS14での判定の結果、
カウント値が基準値以下であればステップS15に進み
ウオッチドックタイマ6は正常であると判定する。一
方、カウント値が基準値以上であればステップS16に
てウオッチドックタイマ6は異常であると判定する。こ
の結果、ウオッチドックタイマ6が異常であれば異常通
報信号は無視すればよい。
【0055】以上の説明では、異常情報信号をCPU1
のNMIポートを使用し、そのNMIポートに入力する
ようにしているが、NMIポートは全てのCPU1の機
能にあるわけではないので、一般の入力もしくは割り込
み信号を使用するようにしても良い。この場合は、NM
Iポートを使用しないので、プログラムが完全に異常で
あった場合に対応できないという欠点があるが、このと
きには、WDTトリップによるRESET信号が発生す
るので、軽微な異常に対して効果のあるものになる。
【0056】ここで、実行正常確認手段17でのタスク
の実行状態が正常であるか否かの判定は、各タスクの完
了をもってタスク正常を判断するようにしているが、タ
スク内の各サブルーチンの動作のトレースを行い、詳細
動作を確認するようにしても良い。その場合、データ記
憶部4のタスクの実行状態の保存エリアが10倍程度の
容量になるが、正確な判定が可能になる。
【0057】また、タスクの実行状態をソフトウエアで
ある実行正常確認手段17で確認するようにしている
が、この確認判断にそれ専用のウオッチドックタイマW
DTCを設けるようにしても良い。この場合、プログラ
ムの正常/異常はハードウエアのみで検出できるように
なる。
【0058】また、実行正常確認手段17でのタスクの
実行状態が正常であるか否かの判定は、各タスクの完了
をもってタスク正常を判断するようにしているが、それ
に代えて、タスクの実行時間を測定し、その実行時間が
適正かどうかを判断するようにしても良い。
【0059】以上の説明では、異常通報信号入力に対し
て、実行正常確認手段17は、ウオッチドックタイマク
リア信号WDTCLを通常ルーチンと同様に出力して対
策を行っているが、ウオッチドックタイマ6に対して以
降のカウントを停止させるようにしても良い。すなわ
ち、実行正常確認手段17によりタスクの実行状態が正
常であると判定したときは、ウオッチドックタイマクリ
ア信号WDTCLを出力することに代えて、ウオッチド
ックタイマ6のカウントを停止させるようにしても良
い。この場合には、その後にマイクロコンピュータから
ウオッチドックタイマクリア信号WDCLが出力され、
ウオッチドックタイマ6は再度カウントを開始すること
になる。
【0060】また、本発明のエレベータ制御装置11が
図7に示すような遠隔監視装置12に接続されるエレベ
ータ制御システムとして構成される場合には、エレベー
タ制御装置11が遠隔監視装置12からのRESET信
号を受ける前に異常通報信号を先に入力し、その判断を
行うようにすることも可能である。
【0061】図7において、図8に示した従来例に対し
遠隔監視装置12からの異常通報信号が付加されてお
り、エレベータ制御装置11へのRESET信号よりも
早い時間に、一旦CPU1に対して通報を行うものであ
る。
【0062】エレベータ制御装置11は図1に相当する
構成となり、異常通報信号はCPU1へのNMI信号に
変換されてCPU1に入力し、プログラムが正常であれ
ばデータ通信処理により遠隔監視装置12へ通報する。
もちろん、エレベータ制御装置11に対するRESET
信号はプログラムが異常の時だけではないので、この判
定は遠隔監視装置12が再度チェックの上、RESET
信号を出力することになる。
【0063】以上の説明では、ウオッチドックタイマ6
や電圧低下検出部7の異常に対して適用したもの示した
が、タスクの実行時の記憶装置のパリティエラー等にも
同様に応用可能である。また、ウオッチドックタイマ6
に発振子10を用いた構成を示したが、静電容量Cや抵
抗Rによる構成やプログラムタイマ等にも容易に応用で
きる。
【0064】また、エレベータ制御装置11が遠隔監視
装置12に接続されたエレベータ制御システムとして構
成される場合、遠隔監視装置12からのRESET信号
について述べたが、エレベータ保守員が操作するCPU
1のリセットボタンにも応用が可能である。これは、保
守時に操作誤りによってリセットボタンを触ってしまい
エレベータを停止させてしまうことを防ぐものである。
また、運行制御部について例を述べたが、モータ制御等
の他の制御についても同様に適用が可能であることはい
うまでもない。
【0065】
【発明の効果】以上述べたように、請求項1の発明によ
ると、ウオッチドックタイマがノイズ等の外乱により誤
動作した時においてもCPUが動作停止に陥る前に検出
できるので、エレベータの故障要因を減らして安定した
性能を得ることができる。
【0066】請求項2の発明によると、ウオッチドック
タイマの誤動作の発生を保存するので、エレベータ保守
時に異常の有無から対策をとることができ、重大故障発
生前の予防保全を実施できる。
【0067】請求項3の発明によると、ウオッチドック
タイマの誤動作の発生をエレベータ保守会社にリアルタ
イムで通報できるので、重大故障発生前の予防保全を実
施できる。
【0068】請求項4の発明によると、ウオッチドック
タイマの異常を早い時間で検出できるので、異常発生時
以降の対応が容易になる利点があり、請求項5の発明に
よると、ノンマスカブル割り込みを使用しているので、
異常通報信号は誤りなく実行正常確認手段に入力され
る。
【0069】請求項6の発明によると、プログラムの動
作検出をより詳細にチェックでき、請求項7の発明によ
ると、プログラムの動作検出を別のハードウェアにより
実現できるので、CPU負荷を増大させることなく実現
可能である。
【0070】請求項8の発明によると、タスクの実行時
間を測定することでタスクの実行状態の異常を検出する
ことができ、請求項9の発明によると、異常のあったウ
オッチドックタイマを無効にできるので連続的なノイズ
発生に対しても効果のある保護を図れる。また、請求項
10の発明によると、遠隔操作によるエレベータ制御装
置のRESET信号を信頼性あるものにできる。
【図面の簡単な説明】
【図1】図1は、本発明の第1の実施の形態に係わるエ
レベータ制御装置のブロック構成図である。
【図2】図2は、本発明の第1の実施の形態におけるウ
オッチドックタイマの構成図である。
【図3】図3は、本発明の第1の実施の形態におけるC
PUでのタスクの実行状態を検出する説明図である。
【図4】図4は、本発明の第1の実施の形態における実
行正常確認手段の処理内容を示すフローチャートであ
る。
【図5】図5は、本発明の第1の実施の形態において実
行正常確認手段にてウオッチドックタイマの健全性を確
認できるようにした場合のウオッチドックタイマの構成
図である。
【図6】図6は、図5に示したウオッチドックタイマの
健全性を確認する場合の実行正常確認手段の処理内容を
示すフローチャートである。
【図7】図7は、本発明のエレベータ制御装置に遠隔監
視装置を接続した場合のエレベータ制御システムのブロ
ック構成図である。
【図8】図8は、従来のエレベータ制御装置のブロック
構成図である。
【図9】図9は、従来のエレベータ制御装置に遠隔監視
装置を接続した場合の従来のエレベータ制御システムの
ブロック構成図である。
【符号の説明】
1 CPU 2 バス 3 プログラム記憶部 4 データ記憶部 5 入出力装置(I/O) 6 ウオッチドックタイマ(WDTC) 7 電圧低下検出部 8 設定データ記憶部 9 OR回路 10 発振子 11 エレベータ制御装置 12 遠隔監視装置 13 通信回線 14 エレベータ保守会社 15 カウンタ回路 16 異常通報手段 17 実行正常確認手段 18 リセット手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−75355(JP,A) 特開 平5−338945(JP,A) 特開 平5−108213(JP,A) 特開 昭58−35651(JP,A) 特開 平8−339313(JP,A) 特開 昭62−221043(JP,A) 実開 平3−17839(JP,U) 実開 平5−71924(JP,U) 実開 平6−65941(JP,U) (58)調査した分野(Int.Cl.7,DB名) B66B 1/00 - 5/28 G06F 11/30

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 マイクロコンピュータの動作状態が正常
    か異常かの判定をウオッチドックタイマが所定時間をカ
    ウントしたか否かで判定し、前記ウオッチドックタイマ
    が前記マイクロコンピュータからウオッチドックタイマ
    クリア信号を受信してから所定時間をカウントすると前
    記マイクロコンピュータの動作状態が異常であると判定
    し前記マイクロコンピュータを停止させるようにしたエ
    レベータ制御装置において、前記ウオッチドックタイマ
    に設定された所定時間より早い時間に動作し異常通報信
    号を出力する異常通報手段と、タスクの実行状態をトレ
    ースすると共に前記異常通報信号を受信したときはトレ
    ースした前記タスクの実行状態をチェックし前記タスク
    の実行状態が正常であるときは前記ウオッチドックタイ
    マクリア信号を出力する実行正常確認手段とを備えたこ
    とを特徴とするエレベータ制御装置。
  2. 【請求項2】 請求項1に記載のエレベータ制御装置に
    おいて、前記異常通報信号を装置のエラー情報として、
    その発生時間と共にデータ記憶部に格納するようにした
    ことを特徴とするエレベータ制御装置。
  3. 【請求項3】 請求項2に記載のエレベータ制御装置に
    おいて、前記異常通報信号を装置のエラー情報として、
    通信回線を経由してエレベータ保守会社に連絡するよう
    にしたことを特徴とするエレベータ制御装置。
  4. 【請求項4】 請求項1に記載のエレベータ制御装置に
    おいて、前記実行正常確認手段は、ウオッチドックタイ
    マクリア信号を受信した後のウオッチドックタイマのカ
    ウンタ値を読み込み、そのカウント値が所定の基準値以
    下か否かを判定し所定の基準値以下のときは前記ウオッ
    チドックタイマは正常であると判定するようにしたこと
    を特徴とするエレベータ制御装置。
  5. 【請求項5】 請求項1に記載のエレベータ制御装置に
    おいて、前記異常通報信号の前記実行正常確認手段への
    入力は、マイクロコンピュータ自身がソフトウエアによ
    る設定で無視することのできないノンマスカブル割り込
    みを使用するようにしたことを特徴とするエレベータ制
    御装置。
  6. 【請求項6】 請求項1に記載のエレベータ制御装置に
    おいて、前記実行正常確認手段は、タスク内のサブルー
    チンの動作をトレースし、前記タスクの実行状態が正常
    であることを各々のサブルーチンの動作完了で判定する
    ようにしたことを特徴とするエレベータ制御装置。
  7. 【請求項7】 請求項1に記載のエレベータ制御装置に
    おいて、前記タスクの実行状態が正常であるか否かの判
    定を、前記実行正常確認手段に代えて、タスク実行状態
    確認用のウオッチドックタイマで行うようにしたことを
    特徴とするエレベータ制御装置。
  8. 【請求項8】 請求項1に記載のエレベータ制御装置に
    おいて、前記実行正常確認手段は、前記タスク毎の処理
    実行時間を測定し、各々のタスク実行時間が基準値以内
    であるときは、前記タスクの実行状態が正常であると判
    定するようにしたことを特徴とするエレベータ制御装
    置。
  9. 【請求項9】 請求項1に記載のエレベータ制御装置に
    おいて、前記実行正常確認手段は、前記タスクの実行状
    態が正常であるときは前記ウオッチドックタイマのカウ
    ントを停止させるようにしたことを特徴とするエレベー
    タ制御装置。
  10. 【請求項10】 請求項1に記載のエレベータ制御装置
    において、遠隔監視装置から異常通報信号が入力された
    ときには、前記実行正常確認手段はトレースした前記タ
    スクの実行状態をチェックし、前記タスクの実行状態が
    正常であるときは前記遠隔監視装置にその通報を行うよ
    うにしたことを特徴とするエレベータ制御装置。
JP24023897A 1997-08-22 1997-08-22 エレベータ制御装置 Expired - Lifetime JP3493287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24023897A JP3493287B2 (ja) 1997-08-22 1997-08-22 エレベータ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24023897A JP3493287B2 (ja) 1997-08-22 1997-08-22 エレベータ制御装置

Publications (2)

Publication Number Publication Date
JPH1160102A JPH1160102A (ja) 1999-03-02
JP3493287B2 true JP3493287B2 (ja) 2004-02-03

Family

ID=17056518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24023897A Expired - Lifetime JP3493287B2 (ja) 1997-08-22 1997-08-22 エレベータ制御装置

Country Status (1)

Country Link
JP (1) JP3493287B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005115898A1 (ja) * 2004-05-25 2005-12-08 Mitsubishi Denki Kabushiki Kaisha エレベータ制御装置
US7350626B2 (en) * 2004-10-20 2008-04-01 Otis Elevator Company Power-on-reset of elevator controllers

Also Published As

Publication number Publication date
JPH1160102A (ja) 1999-03-02

Similar Documents

Publication Publication Date Title
US6883123B2 (en) Microprocessor runaway monitoring control circuit
JP2001063492A (ja) 車両安全制御装置の電子制御装置
JP3493287B2 (ja) エレベータ制御装置
JPH10105422A (ja) 保護装置の制御回路
JPH05132256A (ja) エレベーター制御装置とその遠隔監視システム
KR100186374B1 (ko) 엘리베이터 진단 시스템 및 그의 제어방법
JP3040186B2 (ja) 制御用ディジタルコントローラ
JP2557809Y2 (ja) 暴走監視装置
JP2500217Y2 (ja) I/oカ―ド異常検出システム
JPH08202589A (ja) 情報処理装置及び故障診断方法
JPS62286131A (ja) 情報処理装置の自動自己診断方式
JPH03192431A (ja) 割込み処理方式
JP2744113B2 (ja) 計算機システム
JP2746184B2 (ja) 障害ロギングシステム
JPS59119451A (ja) 電子計算機システムの診断方式
CN117743008A (zh) 多核处理器故障诊断与异常处理方法、主控板卡及设备
JPH08305673A (ja) マルチcpu監視方式
JPH03246638A (ja) プログラム暴走検出方式
JPH0293738A (ja) 割込み処理方式
SU370609A1 (ru) Программное устройство для обнаружения неисправностей в цифровых вычислительных
JPS63251845A (ja) プログラム異常検出装置
JPS60195649A (ja) マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式
JPS5827538B2 (ja) 相互監視方式
JPS58137062A (ja) ハングアツプ検出方式
JPS5896353A (ja) 情報処理装置の誤動作検出装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term