JPS61193236A - マイクロコンピユ−タの自己暴走処理装置 - Google Patents
マイクロコンピユ−タの自己暴走処理装置Info
- Publication number
- JPS61193236A JPS61193236A JP60031854A JP3185485A JPS61193236A JP S61193236 A JPS61193236 A JP S61193236A JP 60031854 A JP60031854 A JP 60031854A JP 3185485 A JP3185485 A JP 3185485A JP S61193236 A JPS61193236 A JP S61193236A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- self
- runaway
- interrupt
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/327—Alarm or error message display
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、マイクロプロセッサの動作が正規の状態から
逸脱して異常な実行を行なっている場合に、その異常を
検知し処理する装置に関する。
逸脱して異常な実行を行なっている場合に、その異常を
検知し処理する装置に関する。
［従来の技術］
従来ツマ斗クロコンピユータの自己暴走処理装、 置
としては、マイクロコンピュータの外部に単室゛定マル
チバイブレータを設けたものが知られている。すなわち
、そのマイクロコンピュータの所定ポートからトリガ信
号を所定の周期で、上記単安定マルチバイブレータに送
り、その単安定マルチバイブレータの出力端子をマイク
ロコンピュータのリセット端子または割込端子に接続す
るものである。
としては、マイクロコンピュータの外部に単室゛定マル
チバイブレータを設けたものが知られている。すなわち
、そのマイクロコンピュータの所定ポートからトリガ信
号を所定の周期で、上記単安定マルチバイブレータに送
り、その単安定マルチバイブレータの出力端子をマイク
ロコンピュータのリセット端子または割込端子に接続す
るものである。
そして、マイクロコンピュータからのトリガー信号の周
期よりも、上記単安定マルチパイブレーて、上記単安定
マルチバイブレータを駆動するものである。このように
トリガ処理ルーチンを実行すれば、マイクロコンピュー
タが正常動作を行なっている限り、上記単安定マルチバ
イブレータの出力が常に一定であるので、その出力を検
知することによって、マイクロコンピュータの自己暴走
を検知できる。
期よりも、上記単安定マルチパイブレーて、上記単安定
マルチバイブレータを駆動するものである。このように
トリガ処理ルーチンを実行すれば、マイクロコンピュー
タが正常動作を行なっている限り、上記単安定マルチバ
イブレータの出力が常に一定であるので、その出力を検
知することによって、マイクロコンピュータの自己暴走
を検知できる。
ツマリ、マイクロコンピュータが単安定マルチバイブレ
ータを駆動している間に、もし、自己暴走ＪＬ／−チン
に入った場合、単安定マルチバイブレークの出力信号が
変化し、この場合に、マイクロコンピュータにリセット
または割込をかけ、これによって、その異常を処理して
いる。
ータを駆動している間に、もし、自己暴走ＪＬ／−チン
に入った場合、単安定マルチバイブレークの出力信号が
変化し、この場合に、マイクロコンピュータにリセット
または割込をかけ、これによって、その異常を処理して
いる。
［発明の目的］
本発明は、単安定マルチバイブレータを使用せずに、マ
イクロコンピュータ夕の自己暴走を処理する自己暴走処
理装置を提供することを目的とするものである。
イクロコンピュータ夕の自己暴走を処理する自己暴走処
理装置を提供することを目的とするものである。
〔発明の実施例］
第１図は、・本発明の一実施例を示−すブロック図であ
り、第２図は、上記実施例をより具体“的に示すプ９．
ツ：り１・図である。
り、第２図は、上記実施例をより具体“的に示すプ９．
ツ：り１・図である。
ｍ１図において、マイクロコンピュータＭＣは、ＲＡＭ
Ｉと演算部？と制御部３とを有する。
Ｉと演算部？と制御部３とを有する。
ＲＡＭＩは所定のプログラムおよび所、定データを記憶
・す、る、ものであり、演算部２は一所定の演算を行な
うも□のであり、制御部３は； ＲＡＭ１および演算部
２等を制御しながら、上記プロ・ダラムを逐次実行する
ものである。 ゛ ・ ・第、２図に示す監
視手段１０、と割・込手段２０と異常処理手段′３０と
は、第１図に示す・ＲＡＭＩと演算・４Ｉ＆２と制′Ｉ
Ｊ１部３とによって構成、されるものである。
・す、る、ものであり、演算部２は一所定の演算を行な
うも□のであり、制御部３は； ＲＡＭ１および演算部
２等を制御しながら、上記プロ・ダラムを逐次実行する
ものである。 ゛ ・ ・第、２図に示す監
視手段１０、と割・込手段２０と異常処理手段′３０と
は、第１図に示す・ＲＡＭＩと演算・４Ｉ＆２と制′Ｉ
Ｊ１部３とによって構成、されるものである。
ここで、割込動作監視手段ｌＯは、マイクロコン１ピユ
ータＭＣにおけるプロゲラ為実行動作を監、 視し、
すな・わち割込動作を監視するものであり、メモリ手段
・１１と検査手段１２とを有する。メモリ手段１１は１
割込処・理の情報、を記憶するものであり、割込動作の
回数゛を記憶するものである。検査手段１２は、割込情
報を検査するものであり、メイン処理毎にその割込回数
を検査するものである。上記メイン処理・とは、ある１
まとまりの処理のことをいう。
ータＭＣにおけるプロゲラ為実行動作を監、 視し、
すな・わち割込動作を監視するものであり、メモリ手段
・１１と検査手段１２とを有する。メモリ手段１１は１
割込処・理の情報、を記憶するものであり、割込動作の
回数゛を記憶するものである。検査手段１２は、割込情
報を検査するものであり、メイン処理毎にその割込回数
を検査するものである。上記メイン処理・とは、ある１
まとまりの処理のことをいう。
割込手段２０は、マイクロコンピユー°りＭＣの内部タ
イマによって゛１周期的に割込を行なうものであり、マ
イクロコンピュータりＭＣの外部タイマを使用して実行
して・もよい、 ・異常処理手段３０は
、割込手段２０が異・常動作をしているときは、マ・官
クロコンピユータ゛ＭＣの自己暴走を処理する手段であ
り、表示手段４０に異常表示させるか、ままたは所定プ
ログラムの再スタート等を行・なかものである。
イマによって゛１周期的に割込を行なうものであり、マ
イクロコンピュータりＭＣの外部タイマを使用して実行
して・もよい、 ・異常処理手段３０は
、割込手段２０が異・常動作をしているときは、マ・官
クロコンピユータ゛ＭＣの自己暴走を処理する手段であ
り、表示手段４０に異常表示させるか、ままたは所定プ
ログラムの再スタート等を行・なかものである。
次に、上記実施例の動作について説明する。
第３図は、上記実施例の動作を示す“フローチャートで
ある。
ある。
まず、マイクロコンピュータＭＣのＲＡ、Ｍ、１に初期
値を設定し、割込みを許容しく’ｓ ｉ’） ’；異常
検知メモリをリセットする（Ｓ２）。こ“こ・で゛、□
゛上゛記異常検知メモリは、メモリ手段ｌｌ内に設けら
れたメモリであり、上記割込の回数（この回数をＭとす
る）を記憶するものである。
値を設定し、割込みを許容しく’ｓ ｉ’） ’；異常
検知メモリをリセットする（Ｓ２）。こ“こ・で゛、□
゛上゛記異常検知メモリは、メモリ手段ｌｌ内に設けら
れたメモリであり、上記割込の回数（この回数をＭとす
る）を記憶するものである。
そして、メイン処理Ｉを実行しく３３）、％常検知メモ
リの内容Ｍが所定の値ａ１とｂｌとの間に存在するか否
かを判定しくＳ ４） 、 ａ ｌ ＜Ｍ＜ｂｌの条
件を満たせば、異常検知メモリをリセットする（ＳＳ）
、なお、メイン処理工を実行した後に、ａｌ＜Ｍ＜ｂｌ
の条件を満足しなければ、異常処理を行なう（３８）。
リの内容Ｍが所定の値ａ１とｂｌとの間に存在するか否
かを判定しくＳ ４） 、 ａ ｌ ＜Ｍ＜ｂｌの条
件を満たせば、異常検知メモリをリセットする（ＳＳ）
、なお、メイン処理工を実行した後に、ａｌ＜Ｍ＜ｂｌ
の条件を満足しなければ、異常処理を行なう（３８）。
ところで、上記ａｌ、ｂｌの値は、メイン処理Ｉを実行
する間に行なわれるであろう割込の回数に応じて定めら
れる。すなわち、メイン処理Ｉを実行する間に行なわれ
るであろう割込の数の最小数よりも少し少ない数をａｌ
とし、メイン処理■を実行する間に行なわれるであろう
割込の数の最大数よりも少し多い数をｂｌとしている。
する間に行なわれるであろう割込の回数に応じて定めら
れる。すなわち、メイン処理Ｉを実行する間に行なわれ
るであろう割込の数の最小数よりも少し少ない数をａｌ
とし、メイン処理■を実行する間に行なわれるであろう
割込の数の最大数よりも少し多い数をｂｌとしている。
そして、異常検知メモリを上記のようにリセットした（
Ｓ５）後に、メイン処理■を実行しくＳ６）、この後に
、異常検知メモリの内容Ｍが所定の値ａ２とｂ２との間
に存在するか否かを判定しくＳ ７） 、 ａ ２＜
Ｍ＜ ｂ ２ｃ７）条件を満たせば、Ｓ２に戻り、その
条件を満たしていないならば自己暴走に対する処理を実
行する（Ｓ８）、たとえば１表示手段４０に表示するか
、または直前まで実行していたプログラムを再スタート
させる。
Ｓ５）後に、メイン処理■を実行しくＳ６）、この後に
、異常検知メモリの内容Ｍが所定の値ａ２とｂ２との間
に存在するか否かを判定しくＳ ７） 、 ａ ２＜
Ｍ＜ ｂ ２ｃ７）条件を満たせば、Ｓ２に戻り、その
条件を満たしていないならば自己暴走に対する処理を実
行する（Ｓ８）、たとえば１表示手段４０に表示するか
、または直前まで実行していたプログラムを再スタート
させる。
ところで、上記ａ２．ｂ２の値は、メイン処理■を実行
する間に行なわれるであろう割込の回数に応じて定めら
れる。すなわち、メイン処理■を実行する間に行なわれ
るでえあろう割込の数の最小数よりも少し少ない数をａ
２とし、メイン処理■を実行する間に行なわれるであろ
う割込の数の最大数よりも少し多い数をｂ２としている
。
する間に行なわれるであろう割込の回数に応じて定めら
れる。すなわち、メイン処理■を実行する間に行なわれ
るでえあろう割込の数の最小数よりも少し少ない数をａ
２とし、メイン処理■を実行する間に行なわれるであろ
う割込の数の最大数よりも少し多い数をｂ２としている
。
一方、メイン処理工またはメイン処理■の途中で、マイ
クロコンピュータＭＣの内部タイマまたは外部タイマが
所定数をカウントしたときに１割込み処理（Ｓ ｔ Ｏ
）が開始される。この割込処理が終了したならば、異常
検知メモリの内容Ｍをインクリメントしくｓ ｉ Ｂ
、割込みからリターンし１割込前の処理を実行する。
クロコンピュータＭＣの内部タイマまたは外部タイマが
所定数をカウントしたときに１割込み処理（Ｓ ｔ Ｏ
）が開始される。この割込処理が終了したならば、異常
検知メモリの内容Ｍをインクリメントしくｓ ｉ Ｂ
、割込みからリターンし１割込前の処理を実行する。
もし、メイン処理Ｉまたはメイン処理Ｈの実行中に、自
己暴走によって、１つのプログラムから他のプログラム
へ異常にジャンプした場合、または割込みが入らない場
合には、上記Ｓ４．Ｓ７において異常検知メモリの値Ｍ
が所定の値（っまり、ａｌ〜ａ２または、ａ２〜ｂ２）
の間に入らない。この場合には、自己暴走を表示する等
の異常処理を行なう（Ｓａ）、場合によっては、メイン
処理Ｉまたはメイン処理Ｈの最初から再スタートさせる
ようにしてもよい。
己暴走によって、１つのプログラムから他のプログラム
へ異常にジャンプした場合、または割込みが入らない場
合には、上記Ｓ４．Ｓ７において異常検知メモリの値Ｍ
が所定の値（っまり、ａｌ〜ａ２または、ａ２〜ｂ２）
の間に入らない。この場合には、自己暴走を表示する等
の異常処理を行なう（Ｓａ）、場合によっては、メイン
処理Ｉまたはメイン処理Ｈの最初から再スタートさせる
ようにしてもよい。
また、上記実施例においては、メイン処理Ｉの後に異常
を検知し、メイン処理Ｈの後に異常を検知する等、所定
の処理毎に異常を検知するようにしているので、自己暴
走を検知する精度が高いことになる。
を検知し、メイン処理Ｈの後に異常を検知する等、所定
の処理毎に異常を検知するようにしているので、自己暴
走を検知する精度が高いことになる。
なお、マイクロコンピュータＭＣの外部にカウンタを設
け、このカウンタに上記割込の回数をカウントさせ、こ
のカウント値に応じて、上記自己暴走の有無を判断させ
るようにしてもよい。
け、このカウンタに上記割込の回数をカウントさせ、こ
のカウント値に応じて、上記自己暴走の有無を判断させ
るようにしてもよい。
［発明の効果］
へ
本発明は、マイクロコンピュータの自己暴走を、マイク
ロコンピュータ自身が検知することができるので、自己
暴走の検出において他のハード回路を必要としないとい
う効果を有する。
ロコンピュータ自身が検知することができるので、自己
暴走の検出において他のハード回路を必要としないとい
う効果を有する。
第１図は、本発明の一実施例を示すブロック図である。
第２図は、上記実施例をより具体的い示すブロック図で
ある。 第３図は、上記実施例の動作を示すフローチャートであ
る。 １０・・・監視手段、１１・・・メモリ手段、１２川検
査手段、２０・・・割込手段、３０・・・異常処理手段
、４０・・・表示手段。
ある。 第３図は、上記実施例の動作を示すフローチャートであ
る。 １０・・・監視手段、１１・・・メモリ手段、１２川検
査手段、２０・・・割込手段、３０・・・異常処理手段
、４０・・・表示手段。
Claims (8)
- （１）マイクロコンピュータにおけるプログラム実行動
作を監視する監視手段と； 前記マイクロコンピュータの自己暴走を処理する異常処
理手段と； を有することを特徴とするマイクロコンピュータの自己
暴走処理装置。 - （２）特許請求の範囲１項において； 前記監視手段は、割込動作を監視するものであることを
特徴とするマイクロコンピュータの自己暴走処理装置。 - （３）特許請求の範囲第１項において； 前記監視手段は、割込処理の情報を記憶するメモリ手段
と、前記メモリに記憶された割込情報を検査する検査手
段とを有することを特徴とするマイクロコンピュータの
自己暴走処理装置。 - （４）特許請求の範囲第２項において； 前記割込動作は、前記マイクロコンピュータの内部タイ
マまたは外部タイマによって周期的に行なわれるもので
あることを特徴とするマイクロコンピュータの自己暴走
処理装置。 - （５）特許請求の範囲第３項において； 前記メモリ手段は、割込動作の回数を記憶するものであ
ることを特徴とするマイクロコンピュータの自己暴走処
理装置。 - （６）特許請求の範囲第３項において； 前記検査手段は、複数のメイン処理における各メイン処
理毎に、割込動作の回数を検査するものであることを特
徴とするマイクロコンピュータの自己暴走処理装置。 - （７）特許請求の範囲第１項において； 前記異常処理手段は、異常状態を表示する表示手段を作
動させるものであることを特徴とするマイクロコンピュ
ータの自己暴走処理装置。 - （８）特許請求の範囲第１項において； 前記異常処理手段は、所定プログラムを再スタートさせ
るものであることを特徴とするマイクロコンピュータの
自己暴走処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031854A JPS61193236A (ja) | 1985-02-20 | 1985-02-20 | マイクロコンピユ−タの自己暴走処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031854A JPS61193236A (ja) | 1985-02-20 | 1985-02-20 | マイクロコンピユ−タの自己暴走処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61193236A true JPS61193236A (ja) | 1986-08-27 |
Family
ID=12342634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60031854A Pending JPS61193236A (ja) | 1985-02-20 | 1985-02-20 | マイクロコンピユ−タの自己暴走処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61193236A (ja) |
-
1985
- 1985-02-20 JP JP60031854A patent/JPS61193236A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10006455B2 (en) | Drive control apparatus | |
| JPS61193236A (ja) | マイクロコンピユ−タの自己暴走処理装置 | |
| JPS63163932A (ja) | 制御用計算機のシステム監視方式 | |
| JPS61193237A (ja) | マイクロコンピユ−タの自己暴走処理装置 | |
| JPS61194539A (ja) | マイクロコンピユ−タの自己暴走処理装置 | |
| JPS6345647A (ja) | マイクロコンピユ−タの自己暴走処理装置 | |
| JPS6345648A (ja) | マイクロコンピユ−タの自己暴走処理装置 | |
| JP2695785B2 (ja) | 処理装置の動作状態表示方法 | |
| JPH0721060A (ja) | 中央処理装置の異常検出システム | |
| JPH06149627A (ja) | 計算機システム監視装置 | |
| JPS60243751A (ja) | コンピユ−タにおける不正割り込み監視回路 | |
| JPH09231105A (ja) | プログラム障害検出方法 | |
| JPH04182743A (ja) | マイクロプロセッサの再起動方法 | |
| JPH03246638A (ja) | プログラム暴走検出方式 | |
| JPH0328938A (ja) | マイクロコンピュータ装置 | |
| JP2002163008A (ja) | プログラマブルコントローラ暴走検出回路およびその方法 | |
| JPS60204044A (ja) | 障害探索回路 | |
| JPS58221456A (ja) | コンピユ−タの異常検出方式 | |
| JP2004151846A (ja) | 暴走検出装置 | |
| JPS58158715A (ja) | プログラマブル・コントロ−ラ | |
| JPH09319408A (ja) | 割込信号監視回路及びプログラマブルコントローラ | |
| JPH06131205A (ja) | デッドロックリスタート方式 | |
| JPH02284238A (ja) | プログラムデバグ装置 | |
| JPH01156839A (ja) | データ処理装置 | |
| JPS63313245A (ja) | マイクロコンピュ−タの暴走検出方法 |