JPH02284238A - プログラムデバグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータのプログラム開発に用
いられるプログラムデバグ装置に関し、特にプログラム
の実行を予め設定した条件で中断できるプログラムデバ
グ装置に関する。

〔従来の技術〕

従来、この種のプログラムデバグ装置は、プログラマが
記述したプログラムをＣＰＵに実行させなからデバグを
行う時に使用され、プログラムの実行の中断はデバッグ
する者が装置の入力車がら指示することにより強制的に
行うが、あるいは実行開始前に条件を設定しておきプロ
グラムの実行により設定した条件が満たされた時に自動
的に中断するようになっている。

これらのプログラム中断条件の要素は、プログラムカウ
ンタの値や、スタックポインタの値等のＣＰＵの諸資源
につき設定できる。これら複数の条件のどれか一つでも
設定値と等しくなると条件が満たされたとする場合や、
２つ以上の要素が設定値と等しくなった時に初めて条件
が満たされたとする場合があり、また近年では条件が満
たされ回数によってプログラムの中断を行うことができ
るものもある。

この条件設定の状態を示す従来例の回路として、第３図
に示すものがある。図において、条件設定・一致検出部
１０．１１は前述の各条件の要素の値を記憶しておき、
それと同じ値にＣＰＵの諸資源がなった時に一致信号と
して出力する回路であり、この場合の実際の要素の内容
やその記憶手段等は説明の簡単化の高面には記載してい
ない 各々の一致信号は、ＡＮＤゲート２０に入力され、この
ＡＮＤゲート２０の出力は計数比較部３０へ入力される
。この計数比較部３０は、予め特定の数値を設定記憶さ
せておくことができ、またＡＮＤゲート２０の出力があ
るごとにその出力数を′計数する。この計数値と設定記
憶した数値とが等しい時に始めて条件が満されたとして
、計数比較部３０から出力信号が発生され、この信号を
使用してプログラムの実行を中断させる。なお、プログ
ラムの実行中断回路や実行制御部等は説明に不要なので
記載していない。

この第３図の示す機能は、条件設定・一致検出部１０．
１１で設定できる要素条件が２つとも同時に起こる回数
が予め設定した回数起こった時にプログラムの実行を中
断させる信号を発生することができるようにしている。

〔発明が解決しようとする課題〕

上述したように従来のプログラムデバグ装置では、計数
比較部３０の出力と他の条件要素とのＡＮＤ条件をとれ
ないため、ある条件の設定回数でだけの成立時に、他の
条件が成立したことを検出してプログラムを中断するこ
とができないという欠点がある。

第４図は第３図の動作を説明するフローチャートである
。このフローチャートのプログラムが実行されているも
のとすると、ステップ１０１で命令Ａを実行後、ステッ
プ１０２の条件判断により命令Ｂ（ステップ１０３）あ
るいは命令Ｃ（ステップ１０４）のどちらかを実行する
わけである。

例えば、ステップ１０１で命令Ａを６回実行した時に、
ステップ１０３の命令Ｂを実行したら実行を中断させた
いとすると、従来例ではステップ１０１の命令Ａを６回
実行した後すぐステップ１０３の命令Ｂを実行した場合
はよいが、−度ステップ１０４の命令Ｃ実行した後再び
命令Ａを実行してつまり命令Ａを７回実行し、さらに命
令Ｂを実行しても条件を満たしたことになってしまうと
いう欠点があった。

本発明の目的は、このような欠点を除きプログラムの実
行を中断するトリガとして、ある条件要素が満たされる
回数を指定し、その回数だけ各条件が満たされ、他の条
件が満たされた時に、プログラムの中断を行うことによ
り、より細かい条件設定でデバグが実行できるようにし
たプログラムデバグ装置を提供することにある。

〔課題を解決するための手段〕

本発明のプログラムデバグ装置の構成は、実行すべきプ
ログラムの中断の行われる複数の条件設定を行いその一
致条件をそれぞれ検出する複数の一致検出手段と、前記
複数条件のうち１つ以上の条件の一致信号としてその一
致信号を所定値までカウントする計数比較手段と、この
計数比較手段の出力と前記複数条件のうち他の条件の一
致信号あるいは他の計数比較手段の出力との論理積をと
るゲート手段とを備え、このゲート手段の出力により前
記プログラムの中断を行うことを特徴とする。

〔実施例〕

第１図は本発明の一実施例を説明するプロ・・ｌり図で
あり、不要の部分は第３図同様に書かれていない。本実
施例で、条件設定・一致検出部１０゜１１のうち条件設
定・一致検出部の出力１０はＡＮＤゲート２０へ入力さ
れ、もう一方の一致検出部１１の出力は計数比較部３０
に入力され、この計数比較部２０の出力がＡＮＤゲート
２０へ入力される。

条件設定・一致検出部１１の条件が成立する毎に、計数
比較部３０ではカウントが行なわれるが、ここで計数比
較値とカウント値が一致している間だけ、計数比較部３
０の出力が論理「１」となっているので、この間に条件
設定・一致検出部１０が一致検出をして論理出力「１」
を出した時にはじめてＡＮＤゲート２０の出力が取出さ
れる。

ここで従来例の説明と比較すると、条件設定−致検出部
１１で命令Ａを実行することを条件とすると、計数比較
部３０に比較値として「６」を設定しておくことにより
、６回目の命令Ａの実行で計数比較部３０の出力が論理
「１」となる。ここで、命令Ｂ実行を条件設定一致検出
部１１の条件とすると、次に命令Ｂを実行することによ
りＡＮＤゲート２０の出力が得られ、この出力により所
定の個所でプログラムの実行が行なえる。

また、次に命令Ｂではなく命令Ｃを実行した後、再びこ
の部分の処理を実行する場合は、命令Ａの実行回数が７
回となるので、次に命令Ｂ、Ｃどちらを実行しても条件
は満たされずプログラムの中断は行なわれない。

第２図は本発明の第２の実施例を説明するブロック図で
、条件設定一致検出部１２〜１４の出力がＯＲゲート４
０に入力され、また同様に条件設定一致検出部１５〜１
７の出力がＯＲゲート４１に入力される。ＯＲゲート４
０の出力は計数比較部３０に入力され、この計数比較部
３０の出力はＯＲゲート４１の出力と共に、ＡＮＤゲー
ト２１に入力される。このＡＮＤゲート２１の出力がプ
ログラムの実行の中断信号として使用される。

本実施例では、条件要素としては６個あり、条件設定一
致検出部１５〜１７に対応する条件のうちどれか一つが
起こったことをカウントし、このカウント値があらかじ
め設定した数となった時に、他の条件のどれか一つが満
たされたことでプログラムの実行の中断が行われる。

〔発明の効果〕

以上説明したように本発明によるプログラムデバグ装置
は、ある条件の一致回数と他の条件の一致と両方が起こ
ったことにより、プログラムの中断を行うことができ、
より細かい条件設定でプログラムデバッグが行なえると
いう効果がある。−般に、通常プログラムのデバグでは
細かい条件設定ができないとプログラムの動作確認が行
い難いが、本発明では特に不良動作の解析には有効であ
る。

【図面の簡単な説明】

第１図、第２図は本発明の第１および第２の実施例を説
明するブロック図、第３図は従来のプログラムデバグ装
置の一例を説明するブロック図、第４図はプログラムの
処理の一例を説明するフローチャートである。 １０〜１７・・・条件設定一致検出部、−２０・・・計
数比較部、４０．４１・・・ＯＲゲート、５０・・・出
力端子、１０１〜１０４・・・処理ステップ。 〒　１　図

Claims (1)

【特許請求の範囲】
1. 実行すべきプログラムの中断の行われる複数の条件設定
   を行いその一致条件をそれぞれ検出する複数の一致検出
   手段と、前記複数条件のうち１つ以上の条件の一致信号
   としてその一致信号を所定値までカウントする計数比較
   手段と、この計数比較手段の出力と前記複数条件のうち
   他の条件の一致信号あるいは他の計数比較手段の出力と
   の論理積をとるゲート手段とを備え、このゲート手段の
   出力により前記プログラムの中断を行うことを特徴とす
   るプログラムデバグ装置。