JPS5937880Y2 - 異常監視装置 - Google Patents

異常監視装置

Info

Publication number
JPS5937880Y2
JPS5937880Y2 JP14764678U JP14764678U JPS5937880Y2 JP S5937880 Y2 JPS5937880 Y2 JP S5937880Y2 JP 14764678 U JP14764678 U JP 14764678U JP 14764678 U JP14764678 U JP 14764678U JP S5937880 Y2 JPS5937880 Y2 JP S5937880Y2
Authority
JP
Japan
Prior art keywords
signal
output
counter
abnormality
monitoring device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14764678U
Other languages
English (en)
Other versions
JPS5567442U (ja
Inventor
忠弘 合田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP14764678U priority Critical patent/JPS5937880Y2/ja
Publication of JPS5567442U publication Critical patent/JPS5567442U/ja
Application granted granted Critical
Publication of JPS5937880Y2 publication Critical patent/JPS5937880Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【考案の詳細な説明】 本考案は、データ処理装置の異常監視装置に関し、特に
プログラム処理時間の異常監視装置に関する。
従来のデータ処理装置の異常監視装置は、第1図に示す
ように、タイミング回路1から供給さ刺るクロック信号
1aをカウントし、演算部2からオア・ゲート3を介し
て供給されるリセット信号2aによりリセットされるカ
ウンタ4を有していた。
カウンタ4は、プログラム処理に通常要する最大処理時
間TMAXに対応した容量を有している。
従って、データ処理装置か−・−ド・ウェア及びソフト
、ウェア上で正常に動作をしている限り、カウンタ4が
フル・カウントとなることはない。
もし、プログラムmが何らかの原因で異常となり、例え
ばプログラムがループをすると、前記の最大処理時間T
MAXを超過してしまい、カウンタ4からフル・カウン
ト信号4aが出力される。
即ち、フル・カウント信号4aの出力によってデータ処
理装置に何らかの異常が発生したことを知ることができ
る。
しかし、従来の異常監視装置は、前述のように最大時間
TMAXのみを規定するものであって、通常必要とする
最小時間TMINを規定していない。
この最小処理時間TMINは、データ処理装置が何らか
の原因で実公すべきプログラム処理の一部を実行するこ
となく、これを終了した場合に備えて監視できるように
しておくことが望ましい。
本考案は、このような従来の問題点を解決するためにな
されたもので、作業を適正な処理時間内で終了しなかっ
たことを監視できるプログラム処理監視装置を提供する
ことを目的とする。
本考案の異常監視装置は、あるプログラム処理を実行す
るのに必要とされる最大処理時間IMAX。
最小処理時間TMIN及び通常処理時間TNORを予め
定めておき、 TMIN≦TNOR≦TMAX なる関係が満足されなくなったとき、異常ありを示す異
常信号を出力するようにしたものである。
以下、本考案の一実施例を示す第2図を参照して説明す
る。
第2図は、異常監視装置のブロック図を示すもので、あ
るプログラム処理を実行するのに必要とする最大処理時
間TMAXに対応したカウント容量を有するカウンタ及
びフル・カウントでQ出力を“l”にするフリップ・フ
ロップから成るカウンタ5と、同じように最小処理時間
TMINに対応したカウント容量を有するカウンタ及び
フル・カウントでる出力をゞtO”にするフリップ・フ
ロップから成るカウンタ6とが示されている。
カウンタ5及び6のクロック人力Cにはタイミング回路
1からクロック信号1aが供給され、カウントに用いら
れる。
一方、演算部2は、プログラム処理の開始と共にリセッ
ト信号2aを出力し、これをオア・ゲート3を介してカ
ウンタ4及び5のリセット人力Rに供給され、リセット
を行なう。
オア・ゲート3にはイニシャル・リセット信号3aも供
給されている。
カウンタ5のQ出力は、最大処理時間TMAXを超過し
たときつまりフル・カウントになったときに 1 とな
り、異常信号5aを出力する。
カウンタ6の豆出力は、最小処理時間TMINを超過し
たときつまりフル・カウントとなったときに Oとなる
フル・カウント信号6aを出力するもので、アンド・ゲ
ートから成る検出回路1に供給されている。
アンド・ゲー)7には、演算部2からプログラム処理の
終了信号2bも供給されている。
カウンタ6のQ出力が寸だ“0”になっていないときに
終了信号2bが出力されると、検出回路7は異常信号7
aを出力する。
異常信号5a及び7aは、オア・ゲート8を介して外部
に供給される。
このような構成において、演算部2があるプログラム処
理を開始すると、オずこれよりリセット信号2aが出力
され、これによってカウンタ5及び6がリセットされる
その後、カウンタ5及び6は、タイミング回路1のクロ
ック信号1aに従ってカウントを行う。
通常は、演算部2より終了信号2bが出力される前に、
カウンタ6はフル・カウントとなりその豆出力を“0”
に−jる。
従って、終了信号2bが出力されても、検出回路1はゲ
ートされず、オたカウンタ5のQ出力も Oにあるので
、異常信号7aは検出回路7より出力されない。
一方、側らかの原因でプログラム処理が予め定められて
いる最大処理時間TMAXを超過すると、カウンタ5は
フル・カウントになり、異常信号5aを出力し、オア・
ゲート8を介して即ちこれより異常信号を出力する。
更に、伺らかの原因でプログラム処理が予め定められて
いる最小処理時間TMINに達する前に、終了信号2b
が出力されると、そのときはカウンタ6は、フル・カウ
ントになっていないので、その亘出力は′l″にある。
従って、終了信号2bは検出回路7を通り、異常信号7
aとしてオア・ゲート8に供給される。
オア・ゲート8は、これによって異常信号を出力する。
なお、カウンタ5及び6は、ダウン・カウンタに変更し
てもよい。
この場合には、カウント数をプリセットして“O”にな
ったとき異常信号を出力するようにしてもよい。
以上のように本考案によれば、通常要する処理時間の最
大及び最小を規定するカウンタを備えたので、伺らかの
原因でプログラム処理時間が異常に長く又は短かくなっ
たことを検出でき、異常の発生を早期に発見することが
できる。
【図面の簡単な説明】
第1図は従来の異常監視装置のブロック図、第2図は本
考案の一実施例を示すブロック図である。 1・・・・・・タイ□ング回路、2・・・・・・演算部
、5,6・・・・・・カウンタ、7・・・・・・検出回
路、8・・・・・・オア・ゲート。

Claims (1)

    【実用新案登録請求の範囲】
  1. 演算部より出力されるリセット信号によりリセットされ
    オたクロック信号をカウントして予め定めたプログラム
    処理の最大処理時間に対応するカウント容量を有するカ
    ウンタを備え、前記カウンタのカウントが前記最大処理
    時間を超過したときに異常ありの信号を出力するように
    した異常監視装置において、前記プログラム処理の最小
    処理時間に対応するカウント容量を有する他のカウンタ
    と、この他のカウンタの出力信号と演算部より出力され
    る終了信号とを入力させた検出回路を備え、前記他のカ
    ウンタのカウントが前記最小処理時間に到達する前に前
    記演算部より前記プログラム処理の終了信号が出力され
    たときは、前記検出回路は前記他のカウンタの出力信号
    と前記プログラム処理の終了信号との論理積を条件とし
    て異常ありの信号を出力するようにしたことを特徴とす
    る異常監視装置。
JP14764678U 1978-10-25 1978-10-25 異常監視装置 Expired JPS5937880Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14764678U JPS5937880Y2 (ja) 1978-10-25 1978-10-25 異常監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14764678U JPS5937880Y2 (ja) 1978-10-25 1978-10-25 異常監視装置

Publications (2)

Publication Number Publication Date
JPS5567442U JPS5567442U (ja) 1980-05-09
JPS5937880Y2 true JPS5937880Y2 (ja) 1984-10-20

Family

ID=29129298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14764678U Expired JPS5937880Y2 (ja) 1978-10-25 1978-10-25 異常監視装置

Country Status (1)

Country Link
JP (1) JPS5937880Y2 (ja)

Also Published As

Publication number Publication date
JPS5567442U (ja) 1980-05-09

Similar Documents

Publication Publication Date Title
US4072852A (en) Digital computer monitoring and restart circuit
JPH0346854B2 (ja)
GB2065939A (en) Arrangement having a programmabel electrical circuit and monitoring menas
JPS5937880Y2 (ja) 異常監視装置
JPS6218939B2 (ja)
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JPS60132221A (ja) クロツクパルスの異常検出方法
JPS6051141B2 (ja) プログラム暴走検出方式
JPH04225432A (ja) ワンチップ・マイクロコンピュータの割り込み処理時間管理方式
JP2557785Y2 (ja) シングルチップマイクロコンピュータ
JPS6298435A (ja) コンピユ−タの異常検出方法
JPS5845054B2 (ja) ウォッチドッグ・タイマの異常救済方式
JPH04286036A (ja) ウォッチドッグタイマ装置
JPS5983438A (ja) プログラム異常検出方式
JPH02264340A (ja) マイクロプロセッサ
JP2830522B2 (ja) ウォッチドッグ・タイマ
JPS5935250A (ja) プログラム制御装置
JPS5819097B2 (ja) 電子計算機システム監視方式
JPH0498540A (ja) プロセッサ負荷監視方式
JPS5868166A (ja) プロセツサ異常監視装置
JPH02284238A (ja) プログラムデバグ装置
JPS626262B2 (ja)
JPH01154258A (ja) ウォッチドッグタイマによる誤動作検出装置
JPH056292A (ja) マイクロプロセツサのストール監視方式
JPS62152048A (ja) 暴走監視回路