JP2830522B2 - ウォッチドッグ・タイマ - Google Patents
ウォッチドッグ・タイマInfo
- Publication number
- JP2830522B2 JP2830522B2 JP3186747A JP18674791A JP2830522B2 JP 2830522 B2 JP2830522 B2 JP 2830522B2 JP 3186747 A JP3186747 A JP 3186747A JP 18674791 A JP18674791 A JP 18674791A JP 2830522 B2 JP2830522 B2 JP 2830522B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- watchdog timer
- program
- mode register
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
に内蔵されるウォッチドッグ・タイマに関し、特にウォ
ッチドッグ・タイマの初期動作設定に関する。
ラムの暴走、システムの異常等を検出する手段としてウ
ォッチドッグ・タイマが用いられる。
暴走やデッドロックを検出するための機能で、プログラ
ムの各モジュールごとにウォッチドッグ・タイマをクリ
アする命令を入れてプログラムを設計し、ウォッチドッ
グ・タイマ割込みが発生することでプログラムまたはシ
ステムが異常動作していることを検出するものである。
図3に示すような構成となっており、タイマーカウンタ
11、クロック信号φ、ウォッチドッグ・タイマクリア
信号CLR(以下クリア信号と記す)、ウォッチドッグ
・タイマ動作セット信号RUN(以下動作セット信号と
記す)、システムリセット信号RESET、OR論理ゲ
ート19、AND論理ゲート13、ウォッチドッグ・タ
イマ動作モードレジスタ14(以下モードレジスタと記
す)、外部出力端子WDTOで構成される。
よりカウントアップされ、プログラムにより出力される
クリア信号CLRまたはウォッチドッグ・タイマの動作
を許可する動作セット信号RUNによりクリアされる。
カウントアップしオーバーフローするまでクリア信号C
LRまたは動作セット信号RUNによるクリア操作が行
なわれなかった時に、オーバーフロー信号OVFが出力
される。
路で構成され、システムリセット信号RESETにより
リセット、動作セット信号RUNによりセットされる。
モードレジスタ14がセットされると、モードレジスタ
14のデータ出力によりタイマーカウンタ11のオーバ
ーフロー信号OVFが外部出力端子WDTOに出力され
ることで、プログラムまたはシステムの異常を外部に出
力する構成になっている。つまり、モードレジスタ14
のセット/リセットの状態指定によりウォッチドッグ・
タイマの動作を許可/不許可の状態設定をする。
ォッチドッグ・タイマは特に意味を持たず、またプログ
ラム開発に支障をきたすため、モードレジスタ14をリ
セット状態にしたままでウォッチドッグ・タイマの動作
を不許可にしてプログラムを設計し、概略のプログラム
開発を終了したあとでモードレジスタ14をセット状態
にする命令をプログラミングし、ウォッチドッグ・タイ
マの動作を許可しウォッチドッグ・タイマを含めたプロ
グラムを開発を行なう。
時あるいはシステムリセット時においてはリセット状態
でウォッチドッグ・タイマの動作が不許可となってお
り、プログラムにより動作セット信号RUNを出力しモ
ードレジスタ14をセット状態とすることでウォッチド
ッグ・タイマの動作を許可する構成となっている。
チドッグ・タイマは、プログラムによりウォッチドッグ
・タイマの動作を指定して初めてウォッチドッグ・タイ
マの動作が有効となるため、システムを立上げてからウ
ォッチドッグ・タイマの動作を指定するまでの間はプロ
グラムの暴走等に関しては、異常検出が不可能であると
いった問題があった。
ができるウォッチドッグ・タイマを提供することにあ
る。
号を計数し第1の入力信号によりクリアされるカウンタ
と、セット・リセット可能なフリップフロップ回路と、
前記フリップフロップ回路の出力信号と前記カウンタの
オーバーフロー信号とを入力する論理回路と、外部から
第2の入力信号を入力する外部入力端子とを有し、第1
のレベルの前記第2の入力信号を入力することによりプ
ログラムの指定によりウォッチドック・タイマを動作さ
せる状態にし、第2のレベルの前記第2の入力信号を入
力することによりプログラムの指定に関係なく常時ウォ
ッチドック・タイマを動作させる状態にし、かつ入力さ
れた前記第2のレベルの第2の入力信号によって前記第
1の入力信号が発生して前記カウンタをクリアするウォ
ッチドック・タイマにある。
参照して説明する。本実施例のウォッチドッグ・タイマ
は図1に示すような構成になっており、タイマーカウン
タ11、クロック信号φ、ウォッチドッグ・タイマクリ
ア信号CLR(以下クリア信号と記す)、ウォッチドッ
グ・タイマ動作セット信号RUN(以下動作セット信号
と記す)、システムリセット信号RESET、OR論理
ゲート12,15、AND論理ゲート13,16,1
8、反転論理ゲート17、ウォッチドッグ・タイマ動作
モードレジスタ14(以下モードレジスタと記す)、外
部出力端子WDTO、外部入力端子Inで構成される。
よりカウントアップされ、プログラムにより出力される
クリア信号CLRまたはウォッチドッグ・タイマの動作
を許可する動作セット信号RUNによりクリアされる。
カウントアップして、オーバーフローするまでクリア信
号CLRまたは動作セット信号RUNによるクリア操作
が行なわれなかった時に、オーバーフロー信号OVFが
出力される。モードレジスタ14はフリップフロップ回
路で構成され、システムリセット信号RESETの出力
された時の外部入力端子Inのレベルによりセット/リ
セットされるとともに、動作セット信号RUNによりセ
ットされる。モードレジスタ14がセットされると、モ
ードレジスタ14のデータ出力によりタイマーカウンタ
11のオーバーフロー信号OVFを外部出力端子WDT
Oに出力することでプログラムまたはシステムの異常を
外部に出力する構成になっている。
ッグ・タイマの動作の関係を説明する。まず外部入力端
子Inにロウレベル“0”を付加した場合、外部入力端
子Inがロウレベル“0”であるので、システムリセッ
ト信号RESETに対しAND論理ゲート18側が有効
になり、AND論理ゲート16側が無効になる。従っ
て、システム立上げ時、システムリセット信号RESE
Tによりモードレジスタ14はロウレベル“0”にリセ
ットされる。タイマーカウンタ11は内部クロックφに
よりカウントアップするが、モードレジスタ14がリセ
ットされモードレジスタ14のデータ出力がロウレベル
“0”であるため、タイマーカウンタ11がオーバーフ
ローしてオーバーフロー信号OVFを出力しても、外部
端子WDTOに対しオーバーフロー信号OVFが出力さ
れず、外部出力端子OVFはロウレベル“0”出力され
たままである。
の動作を開始するためにプログラムにより動作セット信
号RUNをアクティブ“1”出力すると、モードレジス
タ14がセットされるとともにタイマーカウンタ11を
クリアしカウントを開始する。モードレジスタ14がセ
ットされると、モードレジスタ14のデータ出力がハイ
レベル“1”に変化し、外部出力端子WDTOに対しタ
イマーカウンタ11のオーバーフロー信号OVFを出力
することとなり、プログラムの暴走やデッドロックによ
りタイマーカウンタ11がオーバーフロー信号OVFに
ハイレベル“1”を出力し異常を検出した場合には、外
部出力端子WDTOにハイレベル“1”が出力される。
“0”が印加された場合はプログラムによりモードレジ
スタ14に対しウォッチドッグ・タイマの動作を指定し
てはじめてウォッチドッグ・タイマは動作を開始する。
“1”を印加した場合、外部入力端子Inがハイレベル
“1”であるので、システムリセット信号RESETに
対しAND論理ゲート16側が有効になり、AND論理
ゲート18側が無効になる。従って、システム立上げ
時、システムリセット信号RESETによりモードレジ
スタ14はハイレベル“1”にセットされる。モードレ
ジスタ14がセットされた、モードレジスタ14のデー
タ出力がハイレベル“1”を出力しているため、タイマ
ーカウンタ11が内部クロックφによりカウントアップ
し、オーバーフローしてオーバーフロー信号OVFを出
力すると、外部出力端子WDTOにハイレベル“1”を
出力する。
が印加された場合はシステム立上げ時よりウォッチドッ
グ・タイマの動作を指定した状態となっており、プログ
ラムの指定にかかわりなくウォッチドッグ・タイマは常
時動作する。
ク図である。本実施例によるウォッチドッグ・タイマ
は、タイマーカウンタ11、クロック信号φ、クリア信
号CLR、動作セット信号RUN、システムリセット信
号RESET、OR論理ゲート12,15、AND論理
ゲート13,18、反転論理ゲート17、モードレジス
タ14、外部出力端子WDTO、外部入力端子Inで構
成される。第1の実施例で示したウォッチドッグ・タイ
マと同等な部分の説明は省略する。
号RESETによりリセットされ、動作セット信号RU
Nまたは外部入力端子Inのハイレベル“1”入力によ
りセットされ、モードレジスタ14がセットされるとタ
イマーカウンタ11のオーバーフロー信号OVFを外部
出力端子WDTOに出力することでプログラムまたはシ
ステムの異常を外部に出力する構成になっている。
ムにより動作セット信号RUNを出力するか、任意のタ
イミングで外部入力端子Inよりハイレベル“1”を入
力することにより、モードレジスタ14をセット状態に
することが可能である。つまり、システム立上げ後ウォ
ッチドッグ・タイマを動作させたい時に、任意のタイミ
ングで外部入力端子よりハイレベル“1”を入力するこ
とにより、ウォッチドッグ・タイマが動作を開始する構
成となっており外部入力端子Inをシステム立上げ時に
ハイレベル“1”入力することでウォッチドッグ・タイ
マの動作を常時指定することが可能である。
グ・タイマは、プログラムの指定によりウォッチドッグ
・タイマを動作させる手段と、電源投入あるいはシステ
ムリセット時より動作させる手段を有し、マイクロコン
ピュータの暴走やシステムの異常等を常時検出すること
ができるという効果を有する。
る。
る。
Claims (1)
- 【請求項1】 周期信号を計数し第1の入力信号により
クリアされるカウンタと、セット・リセット可能なフリ
ップフロップ回路と、前記フリップフロップ回路の出力
信号と前記カウンタのオーバーフロー信号とを入力する
論理回路と、外部から第2の入力信号を入力する外部入
力端子とを有し、第1のレベルの前記第2の入力信号を
入力することによりプログラムの指定によりウォッチド
ック・タイマを動作させる状態にし、第2のレベルの前
記第2の入力信号を入力することによりプログラムの指
定に関係なく常時ウォッチドック・タイマを動作させる
状態にし、かつ入力された前記第2のレベルの第2の入
力信号によって前記第1の入力信号が発生して前記カウ
ンタをクリアすることを特徴とするウォッチドック・タ
イマ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3186747A JP2830522B2 (ja) | 1991-07-26 | 1991-07-26 | ウォッチドッグ・タイマ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3186747A JP2830522B2 (ja) | 1991-07-26 | 1991-07-26 | ウォッチドッグ・タイマ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0535539A JPH0535539A (ja) | 1993-02-12 |
JP2830522B2 true JP2830522B2 (ja) | 1998-12-02 |
Family
ID=16193940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3186747A Expired - Lifetime JP2830522B2 (ja) | 1991-07-26 | 1991-07-26 | ウォッチドッグ・タイマ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2830522B2 (ja) |
-
1991
- 1991-07-26 JP JP3186747A patent/JP2830522B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0535539A (ja) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684590B2 (ja) | リセット制御装置及びリセット制御方法 | |
US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
JPH0756774A (ja) | ウォッチドッグタイマ | |
JP2734243B2 (ja) | ウォッチドッグ・タイマ | |
JP2847604B2 (ja) | カウンタ回路内蔵のicおよびワンチップマイクロコンピュータ | |
JP3080785B2 (ja) | システムクロック選択回路 | |
JP2864663B2 (ja) | ウォッチドッグ・タイマ | |
JP2814800B2 (ja) | マイクロコンピュータ | |
JP3415381B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
JPH05224966A (ja) | 命令誤動作防止方式 | |
JPS5916029A (ja) | 電子装置の起動回路 | |
JP2770377B2 (ja) | ウォッチドッグタイマ | |
JP2867617B2 (ja) | スタンバイ回路 | |
JPH0512066A (ja) | プログラム暴走検出回路 | |
JP2906881B2 (ja) | マイクロコンピュータ | |
JP2606106B2 (ja) | 遠隔cpuリセット回路 | |
JP3144811B2 (ja) | 監視タイマ回路 | |
JPH06195160A (ja) | マイクロコンピュータの外部割込みエッジ検出回路 | |
JPH02120943A (ja) | ウオツチドツグタイマ回路 | |
JPH0784834A (ja) | 半導体装置 | |
JPH0683989A (ja) | シングルチップマイクロコンピュータ | |
JP2000057021A (ja) | ウォッチドックタイマの停止方法 | |
JPH08139576A (ja) | 接点雑音除去回路 | |
JPH05151027A (ja) | ウオツチドツグタイマ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |