JPH08139576A - 接点雑音除去回路 - Google Patents

Abstract

(57)【要約】 【目的】 回路構成が簡単な雑音除去回路の提供。 【構成】 スイッチ１と、インバータ３と、アンドゲー
ト４，７と、ラッチ回路５，８と、入出力ポート６，，
９と、ＣＰＵ１０とからなり、ＣＰＵ１０側からラッチ
回路５または８の出力を定期的に監視し、複数回連続し
ていずれかのラッチ回路５，８がセットした場合のみ、
スイッチ１の接点が遷移したと判断し、所定の処理を実
行させる。スイッチ１の接点の遷移に伴うチャタリング
雑音はラッチ回路５，８で吸収されるためＣＰ１０には
出力されない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は接点雑音除去回路に関
し、特にチャタリングリング雑音またはスイッチ非操作
時の雑音により電気回路が誤動作するのを防ぐための接
点雑音除去回路に関する。

【０００２】

【従来の技術】図３は従来の接点雑音除去回路の一例の
回路図である。この回路はスイッチ１００と、抵抗１０
１とコンデンサ１０２とからなる積分回路１０３と、プ
ルアップ抵抗１０４と、波形整形回路１０５とにより構
成されていた。そして、スイッチ１００の接点の開閉時
に発生するチャタリングリング雑音を積分回路１０３で
吸収させ外部の電気回路に出力しないようにしていた。

【０００３】図４は従来の雑音除去回路の他の例の回路
図である。これは特開昭５７−１０３２１７号公報に開
示された雑音除去回路で、この回路はスイッチ１１０
と、プルアップ抵抗１１１と、直流電源１１２と、イン
バータ１１３と、４個のＪＫフリップフロップ１１４〜
１１７からなる回路１１８と、２個のナンドゲート１１
９，１２０と、ラッチ回路１２１とにより構成されてい
た。そして、たとえばスイッチ開状態において雑音が印
加された場合は、ナンドゲート１１９の出力状態が一時
的に論理値「１」になるのにもかかわらず、ナンドゲー
ト１２０が論理値「１」の出力状態を持続するためにラ
ッチ回路１２１が出力状態を変化するに至らず、もって
誤動作による雑音信号を外部の電気回路に出力しないよ
うにすることができた。

【０００４】

【発明が解決しようとする課題】しかし、従来の積分回
路と波形整形回路とを組み合わせた雑音除去回路では、
波形がなまり易く、また、チャタリングリングの程度に
よっては雑音を完全に除去しきれないという欠点があっ
た。また、スイッチの非操作時における雑音印加につい
ても、積分回路回路の時定数を超える雑音は除去できな
いという欠点があった。

【０００５】一方、特開昭５７−１０３２１７号公報に
開示された雑音除去回路では、チャタリング雑音時間に
よりシフトレジスタの段数が決定されており、チャタリ
ング雑音時間が長くなった場合には、シフトレジスタの
段数を増加させる必要があるため、回路規模が大きくな
るという欠点があった。

【０００６】そこで本発明の目的は、比較的簡単な回路
構成で、チャタリング雑音またはスイッチ非操作時の雑
音を除去することができる雑音除去回路を提供すること
にある。

【０００７】

【課題を解決するための手段】前記課題を解決するため
に本発明は、スイッチの接点の遷移タイミングに応答し
て所定の処理を実行する電気回路に備えられた接点雑音
除去回路であって、前記スイッチの接点の遷移タイミン
グに応答した接点信号の出力を許可するゲート手段と、
前記ゲート手段から前記接点信号が入力されたことを一
時記憶する一時記憶手段と、前記一時記憶手段に前記接
点信号が記憶されたか否かを一定時間ごとに判定する判
定手段と、前記判定手段で前記一時記憶手段に前記接点
信号が記憶されたと複数回連続して判定された場合にの
み前記電気回路に所定の処理を実行させる処理実行手段
と、を備えることを特徴とする。

【０００８】

【作用】判定手段にて一時記憶手段に接点信号が記憶さ
れたとの判定が１回だけ行われた場合は、処理実行手段
は前記接点信号はスイッチ非操作時における雑音と判断
し、電気回路になんら指示を出さないが、その判定が複
数回連続して行われた場合は、前記処理実行手段は前記
接点信号はチャタリングリング雑音と判断し、前記電気
回路に遷移タイミングに応答した処理を実行させる。

【０００９】

【実施例】以下、本発明の実施例について添付図面を参
照しながら説明する。なお、本実施例では電気回路を中
央処理装置（以下、ＣＰＵという。）で構成した場合に
ついて説明するが、これに限定されるものではなく、他
のデジタル回路でもよい。

【００１０】図１は本発明に係る接点雑音除去回路の一
実施例の回路図である。この接点雑音除去回路は、スイ
ッチ１と、スイッチ１が開状態の時高レベルに確定する
ためのプルアップ抵抗２と、インバータ３と、第１のア
ンドゲート４と、第１のラッチ回路５と、入力ポート６
と、第２のアンドゲート７と、第２のラッチ回路８と、
出力ポート９と、ＣＰＵ１０とからなる。このスイッチ
１の開または閉状態に応答してＣＰＵ１０の処理が実行
される。

【００１１】また、インバータ３およびアンドゲート７
の一方の入力側に入力されるのは接点信号ａ、アンドゲ
ート４の一方の入力側に入力されるのは閉状態出力許可
信号ｂ、アンドゲート４から出力されるのは閉状態出力
信号ｃ、ラッチ回路５の出力端子Ｑ１から出力されるの
は起動信号ｄ、ラッチ回路５のリセット端子Ｒ１に入力
されるのはリセット信号ｅ、アンドゲート７の他方の入
力側に入力されるのは開状態出力許可信号ｆ、アンドゲ
ート７から出力されるのは開状態出力信号ｇ、ラッチ回
路８の出力端子Ｑ２から出力されるのは停止信号ｈ、ラ
ッチ回路８のリセット端子Ｒ２に入力されるのはリセッ
ト信号ｉ、入力ポート６および出力ポート９とＣＰＵ１
０間で入出力されるのはＣＰＵバス信号ｊである。

【００１２】図２は接点雑音除去回路の動作を示すタイ
ミングチャートである。同図において（ａ）〜（ｉ）は
各信号ａ〜ｉに対応し、Ｔａ〜ＴｍはＣＰＵ１０から出
力されるタイマー信号である。また、チャタリングリン
グ雑音の周期Ｔ１よりタイマー信号の周期Ｔ２の方が大
きくなるよう設定されている。

【００１３】以下、図１とともに図２を参照しながら接
点雑音除去回路の動作について説明する。なお、以下の
説明において（Ｈ）は高レベル信号、（Ｌ）は低レベル
信号を示す。

【００１４】まず、ＣＰＵ１０の電源投入（スイッチ１
とは異なるスイッチで）後においてＣＰＵ１０からの制
御により出力ポート９を介してリセット信号ｅ，ｉ
（Ｌ）でラッチ回路５，８を初期化する。また、アンド
ゲート４，７にも閉状態出力許可信号ｂ（Ｌ），開状態
出力許可信号ｆ（Ｌ）を入力して出力禁止制御を行い、
アンドゲート４，７を初期化する。次に、起動信号ｄの
入力待ちとするため閉状態出力許可信号ｂを許可状態
（Ｈ）とし、リセット信号ｅはリセット解除（Ｈ）とし
ラッチ回路５のリセット状態を解除する。

【００１５】次に、起動信号ｄの入力待ち状態におい
て、雑音印加での誤動作の防止手段について説明する。
図２の時間Ｔｐにて接点信号ａに低レベル（Ｌ）の雑音
が印加された場合、この接点信号ａはインバータ３を通
って高レベル（Ｈ）となり、第１のアンドゲート４に入
力される。第１のアンドゲート４では閉状態出力許可信
号ｂが許可状態（Ｈ）となっているため、閉状態出力信
号ｃ（Ｈ）がラッチ信号として第１のラッチ回路５の入
力端子Ｃ１に入力される。すると、第１のラッチ回路５
では閉状態出力信号ｃ（Ｈ）を受け、起動信号ｄ（Ｈ）
を入力ポート６に出力する。

【００１６】また、ＣＰＵ１０はチャタリング時間Ｔ１
より長い時間Ｔ２の周期で入力ポート６を監視してお
り、起動信号ｄの入力待ち状態では起動信号ｄの監視を
行う。そして、ＣＰＵ１０はＴｂの時間において起動信
号ｄ（Ｈ）を入力ポート６を介して取り込み、起動信号
ｄ（Ｈ）が入力されたことを記憶しておく。

【００１７】次に、ＣＰＵ１０はリセット信号ｅ（Ｌ）
を第１のラッチ回路５に入力して第１のラッチ回路５を
リセットし、起動信号ｄを解除（Ｌ）する。また、起動
信号ｄが解除（Ｌ）された後は、リセット信号ｅを再び
リセット解除状態（Ｈ）とする。その後、閉状態出力許
可信号ｂを一度出力禁止状態（Ｌ）とすることにより閉
状態出力信号ｃを停止させ、さらに再度閉状態出力許可
信号ｂを許可状態（Ｈ）として接点信号ａが閉状態
（Ｌ）となっているか否かを調べる。

【００１８】そして、もし接点信号ａが閉状態（Ｌ）に
なっていると閉状態出力信号ｃ（Ｈ）が出力され、この
閉状態出力信号ｃ（Ｈ）により第１のラッチ回路５が再
びセットされるため起動信号ｄが再び入力ポート６に出
力されるが、時間Ｔｐにおける閉状態出力信号ｃ（Ｈ）
は雑音による出力信号であるため起動信号ｄは入力ポー
ト６に出力されない。

【００１９】すなわち、ＣＰＵ１０は時間Ｔｃにおいて
再度入力ポート６を介して起動信号ｄを監視し、時間Ｔ
ｂとＴｃの２度の監視の結果、時間Ｔｂだけに起動信号
ｄが入力されたことで接点信号ａが開状態から閉状態に
移行していないと判断し、所定の処理を実行せず起動信
号ｄの入力待ちの状態を継続する。

【００２０】次に、スイッチ１が開状態から閉状態に移
行した場合について説明する。時間Ｔｑにおいて接点信
号ａは（Ｈ）から（Ｌ）に変化し、この接点信号ａ
（Ｌ）はインバータ３を通り第１のアンドゲート４に入
力される。この第１のアンドゲート４では閉状態出力許
可信号ｂが許可状態（Ｈ）となっているため、閉状態出
力信号ｃがラッチ信号として第１のラッチ回路５に入力
される。したがって、第１のラッチ回路５はこの閉状態
出力信号ｃ（Ｈ）を受け、起動信号ｄ（Ｈ）を入力ポー
ト６に出力する。

【００２１】そして、ＣＰＵ１０は時間Ｔｅで起動信号
ｄ（Ｈ）を入力ポート６を介して取り込み、起動信号ｄ
（Ｈ）が入力されたことを記憶しておく。次に、リセッ
ト信号ｅをリセット状態（Ｌ）とし、第１のラッチ回路
５をリセットさせ起動信号ｄを解除（Ｌ）する。そし
て、起動信号ｄが解除（Ｌ）された後はリセット信号ｅ
を再びリセット状態解除状態（Ｈ）とする。その後、閉
状態出力許可信号ｂを一度出力禁止状態（Ｌ）とするこ
とにより、閉状態出力信号ｃを停止させ、次に再び閉状
態出力許可信号ｂを許可状態（Ｈ）として接点信号ａが
閉状態となっているか否かを調べる。

【００２２】この時、接点信号ａは閉状態（Ｌ）となっ
ているため、閉状態出力信号ｃがラッチ信号として第１
のラッチ回路５に出力され、第１のラッチ回路５は再び
起動信号ｄを入力ポート６に出力する。そして、ＣＰＵ
１０は時間Ｔｆにおいて再度入力ポート６を介して起動
信号ｄを監視し、時間ＴｅとＴｆの２度の監視でともに
起動信号ｄ（Ｈ）が入力されたことにより、スイッチ１
が開状態から閉状態に移行したと判断して所定の処理を
実行する。

【００２３】また、ＣＰＵ１０はスイッチ１が開状態か
ら閉状態に移行したと判断した場合は、閉状態出力許可
信号ｂを禁止状態（Ｌ）、リセット信号ｅをリセット状
態（Ｌ）、開状態出力許可信号ｆを許可状態（Ｈ）、リ
セット信号ｉをリセット解除状態（Ｈ）として停止信号
ｈの入力待ち状態とする。

【００２４】次に、停止信号の入力待ち状態において、
雑音印加での誤動作の防止手段について説明する。図２
の時間Ｔｒにて接点信号ａに高レベルの雑音（Ｈ）が印
加された場合、この接点信号ａ（Ｈ）は第２のアンドゲ
ート７に入力され、この第２のアンドゲート７は開状態
出力許可信号ｆが許可状態（Ｈ）となっているため、開
状態出力信号ｇ（Ｈ）がラッチ信号として第２のラッチ
回路８に入力される。そして、第２のラッチ回路８から
停止信号ｈが入力ポート６に入力される。

【００２５】また、ＣＰＵ１０は、起動信号ｄの入力待
ちの場合と同様に、Ｔ２の周期で入力ポート６を監視し
ており、停止信号ｈの入力待ち状態では停止信号ｈの監
視を行う。そして、ＣＰＵ１０は時間Ｔｉにて停止信号
ｈを入力ポート６に取り込み、停止信号が入力されたこ
とを記憶しておく。

【００２６】そして、この時間Ｔｉにて、リセット信号
ｉをリセット状態（Ｌ）とし、第２のラッチ回路８をリ
セットさせ、停止信号ｈを解除（Ｌ）する。そして、停
止信号ｈを解除（Ｌ）した後はリセット信号ｉを再びリ
セット解除状態（Ｈ）とする。その後、開状態出力許可
信号ｆを一度出力禁止状態（Ｌ）とすることにより開状
態出力信号ｇを停止（Ｌ）させ、次に再び開状態出力許
可信号ｆを許可状態（Ｈ）として、接点信号ａが開状態
（Ｈ）となっているか否かを調べる。

【００２７】そして、もし接点信号ａが開状態（Ｈ）に
なっていると開状態出力信号ｇ（Ｈ）が出力され、この
開状態出力信号ｇ（Ｈ）により第２のラッチ回路８が再
びセットされるため停止信号ｈが再び入力ポート６に出
力されるが、時間Ｔｒにおける開状態出力信号ｇは雑音
による出力信号（Ｈ）であるため停止信号ｈは入力ポー
ト６に出力されない。

【００２８】すなわち、ＣＰＵ１０は時間Ｔｊにおいて
再度入力ポート６を介して停止信号ｈを監視し、時間Ｔ
ｒとＴｊの２度の監視の結果、時間Ｔｒだけに停止信号
ｈが入力されたことで接点信号ａが閉状態から開状態に
移行されていないと判断し、所定の処理を実行せず停止
信号ｈの入力待ちの状態を継続する。

【００２９】次に、スイッチ１が閉状態から開状態に移
行した場合について説明する。時間Ｔｓにおいて接点信
号ａは（Ｌ）から（Ｈ）に変化し、この接点信号ａ
（Ｈ）は第２のアンドゲート７に入力される。この第２
のアンドゲート７では開状態出力許可信号ｆが許可状態
（Ｈ）となっているため、開状態出力信号ｇがラッチ信
号として第２のラッチ回路８に入力される。したがっ
て、第２のラッチ回路８はこの開状態出力信号ｇ（Ｈ）
を受け、停止信号ｈ（Ｈ）を入力ポート６に出力する。
そして、ＣＰＵ１０は時間Ｔｌで停止動信号ｈ（Ｈ）を
入力ポート６を介して取り込み、停止信号ｈ（Ｈ）が入
力されたことを記憶しておく。

【００３０】次に、リセット信号ｉをリセット状態
（Ｌ）とし、第２のラッチ回路８をリセットさせ停止信
号ｈを解除（Ｌ）する。そして、停止信号ｈが解除
（Ｌ）された後はリセット信号ｉを再びリセット状態解
除状態（Ｈ）とする。その後、開状態出力許可信号ｆを
一度出力禁止状態（Ｌ）とすることにより、開状態出力
信号ｇを停止させ、次に再び開状態出力許可信号ｆを許
可状態（Ｈ）として接点信号ａが開状態となっているか
否かを調べる。

【００３１】この時、接点信号ａは開状態（Ｈ）となっ
ているため、開状態出力信号ｇがラッチ信号として第２
のラッチ回路８に出力され、第２のラッチ回路８は再び
停止信号ｄを入力ポート６に出力する。そして、ＣＰＵ
１０は時間Ｔｍにおいて再度入力ポート６を介して停止
信号ｈを監視し、時間ＴｌとＴｍの２度の監視でともに
停止信号ｈ（Ｈ）が入力されたことによりスイッチ１が
閉状態から開状態に移行したと判断して所定の処理を実
行する。

【００３２】また、ＣＰＵ１０はスイッチ１が閉状態か
ら開状態に移行したと判断した場合は、開状態出力許可
信号ｆを禁止状態（Ｌ）、リセット信号ｉをリセット状
態（Ｌ）、閉状態出力許可信号ｂを許可状態（Ｈ）、リ
セット信号ｅをリセット解除状態（Ｈ）として再び起動
信号ｄの入力待ち状態とする。

【００３３】

【発明の効果】本発明によれば、接点雑音除去回路を２
個のゲート手段と、２個の一時記憶手段と、判定手段
と、処理実行手段という比較的簡単な回路で構成するこ
とができる。また、接点信号の状態監視を行う周期と、
判定の回数はソフトウエアプログラムで変更することが
可能なため、チャタリングリング時間が長くなった場合
や判定の回数を変える必要が生じた場合でも、ハードウ
エアを変更することなく対処することができる。

【図面の簡単な説明】

【図１】本発明に係る接点雑音除去回路の一実施例の回
路図である。

【図２】同接点雑音除去回路の動作を示すタイミングチ
ャートである。

【図３】従来の接点雑音除去回路の一例の回路図であ
る。

【図４】同雑音除去回路の他の例の回路図である。

【符号の説明】

１ スイッチ ３ インバータ ４，７ アンドゲート ５，８ ラッチ回路Ｏ ６ 入力ポート ９ 出力ポート １０ ＣＰＵ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 スイッチの接点の遷移タイミングに応答
   して所定の処理を実行する電気回路に備えられた接点雑
   音除去回路であって、 前記スイッチの接点の遷移タイミングに応答した接点信
   号の出力を許可するゲート手段と、前記ゲート手段から
   前記接点信号が入力されたことを一時記憶する一時記憶
   手段と、前記一時記憶手段に前記接点信号が記憶された
   か否かを一定時間ごとに判定する判定手段と、前記判定
   手段で前記一時記憶手段に前記接点信号が記憶されたと
   複数回連続して判定された場合にのみ前記電気回路に所
   定の処理を実行させる処理実行手段と、 を備えることを特徴とする接点雑音除去回路。
2. 【請求項２】 スイッチの接点が閉状態になると所定の
   処理を実行し、前記接点が開状態になると所定の処理を
   停止する電気回路に備えられた接点雑音除去回路であっ
   て、 前記スイッチの接点が閉状態である接点信号の出力を許
   可する第１のゲート手段と、前記第１のゲート回路から
   閉状態の接点信号が入力されたことを一時記憶する第１
   の一時記憶手段と、前記一時記憶手段に閉状態の接点信
   号が記憶されているか否かを一定時間ごとに判定する第
   １の判定手段と、 前記スイッチの接点が開状態である接点信号の出力を許
   可する第２のゲート手段と、前記第２のゲート回路から
   開状態の接点信号が入力されたことを一時記憶する第２
   の一時記憶手段と、前記一時記憶手段に開状態の接点信
   号が記憶されているか否かを一定時間ごとに判定する第
   ２の判定手段と、 前記第１または第２の判定手段で、前記第１または第２
   の一時記憶手段に閉状態または開状態の接点信号が記憶
   されたと複数回連続して判定された場合にのみ前記電気
   回路に所定の処理を実行させる処理実行手段と、 を備えることを特徴とする請求項１記載の接点雑音除去
   回路。
3. 【請求項３】 前記判定手段における一定時間とはチャ
   タリングリング雑音時間より長い時間であることを特徴
   とする請求項１または２記載の接点雑音除去回路。