JPH04148385A - マイクロコンピュータセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 マイクロコンピュータセルに関し、特にシングルチップ
マイクロコンピュータをスタンダードセル方式の特定用
途向けＬＳＩ　（ＡＳＩＣ＞の構成素子としてセル化し
たマイクロコンピュータセルに関する。

〔従来の技術〕

近年半導体技術の進歩にともない、半導体集積回路の応
用分野は多岐にわたり、同時に応用分野毎の要求も多岐
にわたっている。

半導体集積回路の中でも特にユーザーの要求を完全に満
たすことのできるゲートアレイに代表される特定用途向
けＬＳＩ（以下ＡＳＩＣ）の需要は増大の一途をたどり
、さらに今日では高機能、高集積度を可能にしたスタン
ダードセル方式と呼ばれる新しい方式を採用したＡＳＩ
Ｃも開発されている。

この方式はスタンダードセルと呼ばれる機能ブロックの
レイアウト情報やテスト情報等の設計に使用するデータ
ベースを予めライブラリとして登録しておき、ユーザー
が設計した接続回路図を元に、これらのセルのレイアウ
トをつなぎ合わせ、１チツプのレイアウトを作成するも
のである。

この方式で用いられるスタンダードセルは、大別してＡ
ＮＤ回路やＯＲ回路やＩＮＶ回路等の基本的な論理ゲー
ト及びカウンタやフリップフロップ等の比較的小規模の
機能ブロックに用いられる小規模セル（ポリセル）と、
ＣＰＵやメモリ、タイマ、シリアルインターフェイス等
の比較的大規模な機能ブロックに用いられる大規模セル
（以下メガセル）の２種類がある。

通常、メガセルの機能は、標準ＬＳＩ製法として普及し
ているＬＳＩの機能をそのままメガセル化している場合
が多い、その理由は既知の標準ＬＳＩ製品をそっくりそ
のままメガセル化することにより、ユーザーサイドにお
ける新規回路設計の手間が省け、標準ＬＳＩ製品で構成
していたボードの大部分をそのままＡＳＩＣ化し装置の
小型化、高速化、高信頼性化及び低消費電力化が容易に
実現できるからである。

標準ＬＳＩ製品の中でも、特に装置制御等に広く用いら
れているマイクロコントローラやシングルチップマイク
ロコンピュータと呼ばれるＬＳＩ（以下、シングルチッ
プマイコン）のメガセル化についてもユーザーからの強
い要求がある。

装置制御用途分野では大量生産品が比較的多く前記のＡ
ＳＩＣ−化による利点の効果が著しいからである。

ところで、これらのシングルチップマイコンは装置制御
用途では必須であるところの、外部からのイベント入力
に対応した処理を迅速に行うための外部割り込み機能を
持っている。

シングルチップマイコン外部から入力する信号はノイズ
分をかなり含んでおり、外部割り込み入力回路は誤動作
を防ぐために、シュミット回路と遅延回路で構成された
ノイズ除去回路を持っている。

第５図は、シングルチップマイコンのノイズ除去回路の
一例を示す回路図である。

第５図において、ノイズ除去回路は、シュミットトリガ
４１と、信号遅延回路４２と、ＮＯＲ回路４３〜４５と
、ＡＮＤ回路４６と、インバータ４７とから構成されて
いる。

シュミットトリガ４１で中間レベル電圧入力を整形する
とともに、遅延回路４２の遅延時間より短い入力、つま
り、ノイズは消失する。

遅延回路４２の内部回路例を第６図に示す。

第６図において、遅延回路４２は、インバータ４２１．
４２２と、抵抗４２３，４２４と、コンデンサ４２５．
４２６とから構成されている。

また、通常のシングルチップマイコンではこのノイズ除
去回路の出力を、第７図に示すような、データラッチ５
１〜５４と、ＡＮＤ回路５５５６と、ＮＯＲ回路５７〜
５９と、インバータ６０とからなるクロック同期式遅延
回路に入力し、２〜４サイクル以上の間入力がアクティ
ブレベルになって初めて割り込みを受は付けるという回
路構成にしている。

よって、通常は割り込み入力信号の最小パルス幅は１０
μｓ程度になっている。

ところで、シングルチップマイコンをメガセル化すると
きは、外部割り込み機能もそのままメガセル化しなけれ
ばならないので、前記のノイズ除去回路もメガセルに含
んでしまう、従って、メガセルにおいても割り込み入力
信号の最小パルス幅は１０μｓ程度である。

〔発明が解決しようとする課題〕

以上説明したように、従来のシングルチップマイクロコ
ンピュータセルは、これを°用いてＡＳＩＣを設計した
場合、ＬＳＩ外部からの割り込み入力信号に対しては、
ノイズ除去回路は有用であるが、ＬＳＩ内部からの割り
込み信号を接続するときに必要以上に長い入力パルス幅
の規格を満たすように設計する必要があるという欠点が
あった。

また、ノイズ除去回路を取除くと、ＬＳＩ外部の信号を
入力できなくなるという欠点があっな。

したがって、割り込み信号等がＬＳＩ外部からの入力と
、ＬＳＩ内部からの信号の両方の場合に同時に対応でき
ないという問題点を有していた。

〔課題を解決するための手段〕

本発明のマイクロコンピュータセルは、割り込み入力端
子を有するシングルチップマイクロコンピュータを特定
用途向けＬＳＩ用の構成素子としてセル化したマイクロ
コンピュータセルにおいて、 前記シングルチップマイクロコンピュータの制御により
外部からの割り込み入力に対応する第一の状態と内部か
らの割り込み入力に対応する第二の状態とを遷移する状
態記憶回路と、 前記入力端子から入力信号を入力しノイズを除去するノ
イズ除去回路と、 前記状態記憶回路の前記第一の状態により前記入力端子
からの入力信号を直接選択し、前記第二の状態により前
記ノイズ除去回路の出力を選択する選択回路とを有する
ものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図において、本発明のマイクロコンピュータセル１
は、ＣＰＵ２と、状態記憶回路３と、ノイズ除去回路４
と、選択回路５と、入力端子ＴＩとを有している。

ＣＰＵ２は制御信号Ｓｃにより状態記憶回路３の内部記
憶状態を制御し、また、信号Ｓｉの入力によりＣＰＵ２
は割り込み処理を行う。

ここでは割り込み処理そのものが問題になっているわけ
ではないので、割り込み処理の動作についての説明は省
略する。

状態記憶回路３は入力信号Ｓｃの値により内部記憶状態
が変化し、その状態を信号Ｓｓとして出力する。

選択回路５は制御信号Ｓｓの値により、ノイズ除去回路
４の出力と入力端子ＴＩからの入力のいずれかを選択し
出力する。

ノイズ除去回路４は入力端子ＴＩからの入力信号に含ま
れるノイズを除去し出力する。

ノイズ除去回路４の具体的な回路の一例は第５図に示す
ように、従来の技術で説明したものと同様である。

次に、本実施例のマイクロコンピュータセルを用いたＬ
ＳＩの例について、動作を含めて説明する。

第２図は、本実施例のマイクロコンピュータセル１を用
いて構成したＬＳＩの第１の例を示すブロック図である
。

第２図において、ＬＳＩ７は、マイクロコンピュータセ
ル１と、入力バッファ６と、外部入力端子ＴＥとから構
成されている。

外部入力端子ＴＥはＣＰＵ２への割り込み信号を入力す
る端子である。

この時ＣＰＵ２が状態記憶回路３を制御することにより
、選択回路５がノイズ除去回路４の出力を選択してＣＰ
Ｕ２へ割り込み信号Ｓｉを出力する状態になっている。

この状態では割り込み信号はＬＳＩ外部で発生し入力さ
れるため、割り込み信号に含まれるノイズ成分によりＣ
ＰＵ２が誤動作を起こさないようにノイズを除去する構
成になっている。

第３図は、本実施例のマイクロコンピュータセルを用い
て構成したＬＳＩの第２の例を示すブロック図である。

第３図において、ＬＳＩ９は、マイクロコンピュータセ
ル１と、周辺回路セル８とから構成されている。

このでは周辺回路セル８の内部で割り込み信号を発生し
、ＣＰＵ２で割り込み処理を行う構成になっている。

ここでは周辺回路セル８の内部動作が問題となっている
わけではないので周辺回路セル３０１の内部構成につい
ての説明は省略する。

この時、ＣＰＵ２が状態記憶回路３を制御することによ
り、選択回路５が入力端子ＴＩからの入力を選択してＣ
ＰＵ２へ割り込み信号Ｓｉを出力する状態になっている
。

この例では割り込み信号はＬＳＩ内部で発生するなめ、
割り込み信号にはノイズが含まれていす、ＣＰＵ２が誤
動作を起こす可能性もない。そのため、ノイズ除去回路
を使用する必要がなくなり、割り込み信号も短い入力幅
でよい。

次に、本発明の第二の実施例について説明する。

本実施例の第一の実施例との相違点は、１本しかない割
り込み入力を選択回路を用いて複数個の割り込み入力に
対応できるように拡張したことである。

第４図は本発明の第二の実施例のマイクロコンピュータ
セル１０を用いて構成したＬＳＩの例を示すブロック図
である。

第４図において、ＬＳ１１３は、マイクロコンピュータ
セル１０と、選択回路１１と周辺回路セル１２と、入力
バッファ６と入力端子ＴＥとを含んでいる。

ＣＰＵ２の制御により選択回路１１は、ＬＳＩ外部から
の入力信号Ｓｉｌと周辺回路セル１２からの出力信号Ｓ
ｉ２のいずれかを選択し、マイクロコンピュータセル１
０への割り込み入力信号Ｓｉｎを出力する。

ＣＰＵ２への割り込み信号として、ＬＳ１１３の入力端
子ＴＥからの入力信号を用いる場合はノイズ除去回路４
を使用するが、ＬＳ１１３の内部の周辺回路セル１２か
らの出力信号を割り込み信号として使用するときはノイ
ズ除去回路４は使用しない。

以上説明したように本実施例によれば割り込み入力本数
を拡張した場合にＬＳＩ内部の信号と、ＬＳＩ外部の信
号の両方の入力に容易に対応できる。

〔発明の効果〕 以上説明しなように本発明は、状態記憶回路の選択信号
により、入力信号がノイズ除去回路を経由するか、直接
入力するかを選択する選択回路により、ＬＳＩの外部と
内部のいずれから割り込み信号を入力しても最適な入力
パルス幅に容易に対応できるという効果がある。

また、ＬＳＩ外部の信号を接続するときはノイズ除去回
路を用いてノイズによる誤動作を防止することができる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図、
第３図は第１図に示す本実施例のマイクロコンピュータ
セルを用いたＬＳＩの例を示すブロック図、第４図は本
発明の第二の実施例のマイクロコンピュータセルを用い
たＬＳＩの例を示すブロック図、第５図はノイズ除去回
路の一例を示す回路図、第６図は第５図に示す信号遅延
回路の一例を示す回路図、第７図はクロック遅延回路の
一例を示す回路図である。 １．１０・・・マイクロコンピュータセル、２・・・Ｃ
ＰＵ、３・・・状態記憶回路、４・・・ノイズ除去回路
、５．１１・・・選択回路、６・・・入力バッファ、７
．９．１３・・・ＬＳＩ、８．１２・・・周辺回路セル
、４１・・・シュミットトリガ、４２・・・信号遅延回
路、４３〜４５．５７〜５９・・・ＯＲ回路、４６゜５
５．５６・・・ＡＮＤ回路、４７，６０．４２１４２２
・・・インバータ、５１〜５４・・・データラッチ、４
２２，４２３・・・抵抗、４２５，４２６・・・コンデ
ンサ。

Claims (1)

1. 【特許請求の範囲】 　割り込み入力端子を有するシングルチップマイクロコ
   ンピュータを特定用途向けＬＳＩ用の構成素子としてセ
   ル化したマイクロコンピュータセルにおいて、 前記シングルチップマイクロコンピュータの制御により
   外部からの割り込み入力に対応する第一の状態と内部か
   らの割り込み入力に対応する第二の状態とを遷移する状
   態記憶回路と、 前記入力端子から入力信号を入力しノイズを除去するノ
   イズ除去回路と、 前記状態記憶回路の前記第一の状態により前記入力端子
   からの入力信号を直接選択し、前記第二の状態により前
   記ノイズ除去回路の出力を選択する選択回路とを有する
   ことを特徴とするマイクロコンピュータセル。