JPH0362236A - ウォッチドックタイマ装置 - Google Patents
ウォッチドックタイマ装置Info
- Publication number
- JPH0362236A JPH0362236A JP1198240A JP19824089A JPH0362236A JP H0362236 A JPH0362236 A JP H0362236A JP 1198240 A JP1198240 A JP 1198240A JP 19824089 A JP19824089 A JP 19824089A JP H0362236 A JPH0362236 A JP H0362236A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- value
- cpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明は、中央処理装置(以下CP、tJと称す)の異
常を検出するためのウオッチドックタイマに関するもの
である。
常を検出するためのウオッチドックタイマに関するもの
である。
80発明の概要
本発明はウオッチドックタイマにおいて、CPUの読み
込むカウントデータを設定する入力部と、この入力部に
よって設定されたデータとCPUからロードされたデー
タとを比較し、不一致のときにタイムアツプ信号を出力
するためのコンパレータとを備えたことによって、開発
したソフトウェアにウオッチドックタイマを合わせるこ
とを可能としたものである。
込むカウントデータを設定する入力部と、この入力部に
よって設定されたデータとCPUからロードされたデー
タとを比較し、不一致のときにタイムアツプ信号を出力
するためのコンパレータとを備えたことによって、開発
したソフトウェアにウオッチドックタイマを合わせるこ
とを可能としたものである。
C9従来の技術
CPUの異常検出用として、ウオッチドックタイマが一
般的に使用されている。このウオッチドックタイマは、
CPUが正常な場合には一定時間毎に一度は必ずタイマ
をリセットし、タイマがタイムアツプすることを防止す
るプログラムが実行されている。一定時間以上タイマの
リセットプログラムが実行されないとタイムアツプし、
警報がでるようになっている。第2図は従来のウオッチ
ドックタイマ回路を示したもので、ソフトウェアにて信
号WDがナンド回路lの一方のゲートに印加されると、
カウントデータDBはナンド回路Iの他方のゲートお上
びオア回路2を通ってカウンタ3にロードされる。カウ
ンタ3は、入力されるクロックCLKによってカウント
ダウンされるが、CPUが正常に動作しているときには
、Oになる前に繰り返し次のカウントデータがロードさ
れるためカウント値は0になることはない。しかし、C
PUに異常が発生した場合にはカウントデータがロード
されないためにカウント値は0となり、出力信号をフリ
ップフロップ4に送出して、このフリップフロップ4よ
りタイムアツプ信号WDTを発生する。
般的に使用されている。このウオッチドックタイマは、
CPUが正常な場合には一定時間毎に一度は必ずタイマ
をリセットし、タイマがタイムアツプすることを防止す
るプログラムが実行されている。一定時間以上タイマの
リセットプログラムが実行されないとタイムアツプし、
警報がでるようになっている。第2図は従来のウオッチ
ドックタイマ回路を示したもので、ソフトウェアにて信
号WDがナンド回路lの一方のゲートに印加されると、
カウントデータDBはナンド回路Iの他方のゲートお上
びオア回路2を通ってカウンタ3にロードされる。カウ
ンタ3は、入力されるクロックCLKによってカウント
ダウンされるが、CPUが正常に動作しているときには
、Oになる前に繰り返し次のカウントデータがロードさ
れるためカウント値は0になることはない。しかし、C
PUに異常が発生した場合にはカウントデータがロード
されないためにカウント値は0となり、出力信号をフリ
ップフロップ4に送出して、このフリップフロップ4よ
りタイムアツプ信号WDTを発生する。
D0発明が解決しようとする課題
第2図で示す回路においては、タイマ値はクロックCL
Kの周期、およびカウンタなどによって一義的に決定さ
れ、ソフトウェア作成時にはハードウェアに合わせなけ
ればならない。このため、ソフトウェア開発の都度、ウ
オッチドックタイマのリトリガ処理を入れる箇所をいた
ずらに多くするか、あるいは実機での試験と、ソフトウ
ェアの修正を繰り返すことで調整する必要があるため、
タイマ値の変更は大変に面倒なものとなっている。
Kの周期、およびカウンタなどによって一義的に決定さ
れ、ソフトウェア作成時にはハードウェアに合わせなけ
ればならない。このため、ソフトウェア開発の都度、ウ
オッチドックタイマのリトリガ処理を入れる箇所をいた
ずらに多くするか、あるいは実機での試験と、ソフトウ
ェアの修正を繰り返すことで調整する必要があるため、
タイマ値の変更は大変に面倒なものとなっている。
84課題を解決するための手段
本発明は、カウンタにカウントデータとクロック信号と
を人力し、クロック信号がカウントデータ値に達したと
き、フリップフロップを通してタイムアツプ信号を出力
してCPUの異常を検出するものにおいて、CPUを介
してカウンタにロードすべきカウントデータを設定する
スイッチ部と、このスイッチ部で設定されたデータとC
PUを通してロードされたデータとを導入し、両データ
不一致時に信号を出力してフリップフロップよりタイム
アツプ信号を出力するためのコンパレータを備えたもの
である。
を人力し、クロック信号がカウントデータ値に達したと
き、フリップフロップを通してタイムアツプ信号を出力
してCPUの異常を検出するものにおいて、CPUを介
してカウンタにロードすべきカウントデータを設定する
スイッチ部と、このスイッチ部で設定されたデータとC
PUを通してロードされたデータとを導入し、両データ
不一致時に信号を出力してフリップフロップよりタイム
アツプ信号を出力するためのコンパレータを備えたもの
である。
10作用
スイッチ入力部!で設定されたタイマ値は一旦CPUに
読み込まれる。ウオッチドックタイマのリドリカ処理時
にタイマ値はカウントデータとしてカウンタにロードさ
れ、クロック信号によってダウンカウントされる。この
ときCPUに異常が発生し、カウンタの値が0となった
とき出力信号を発生し、フリップフロップを通してタイ
ムアツプ信号を出力する。
読み込まれる。ウオッチドックタイマのリドリカ処理時
にタイマ値はカウントデータとしてカウンタにロードさ
れ、クロック信号によってダウンカウントされる。この
ときCPUに異常が発生し、カウンタの値が0となった
とき出力信号を発生し、フリップフロップを通してタイ
ムアツプ信号を出力する。
一方、カウンタにカウントデータをロードするときコン
パレータにもそのデータを出力し、スイッチ人力部の設
定値と比較される。その結果不一致の場合にはフリップ
フロップを通してタイムアツプ信号を出力する。
パレータにもそのデータを出力し、スイッチ人力部の設
定値と比較される。その結果不一致の場合にはフリップ
フロップを通してタイムアツプ信号を出力する。
G、実施例
以下第1図に基づいて本発明の一実施例を詳述する。
同図において、lはスイッチ入力部で、このスイッチ入
力部lは4ビツトまたは8ビツトに対応するスイッチよ
りなってソフトウェア上のリセットプログラム(ウオッ
チドックタイマのりトリガ処理)の挿入間隔の最大値を
見込んだカウントデータが設定される。2はバッファ、
3はコンパレータで、このコンパレータ3にはスイッチ
入力部lによって設定された値と、この設定値をバッフ
ァ2を介してCPUが読み込み、カウントデータとして
ロードされた値とが入力される。4はカウンタで、この
カウンタ4にはCPUよりデータバスを通ってカウント
データDBがロードされると共に、ロード信号WD、ク
ロック信号CLKおよびリセット信号RESも入力され
る。また、このカウンタ4の出力はフリップフロップ5
に印加される。6はオア回路で、このオア回路6にはコ
ンパレータ3の出力信号と、フリップフロップ5の非出
力信号とが入力され、その出力はフリップフロップ5に
印加される。なおこのフリップフロップ5には、電源立
ち上がり、立ち下がり時にアクティブとなるリセット信
号RESも印加されている。
力部lは4ビツトまたは8ビツトに対応するスイッチよ
りなってソフトウェア上のリセットプログラム(ウオッ
チドックタイマのりトリガ処理)の挿入間隔の最大値を
見込んだカウントデータが設定される。2はバッファ、
3はコンパレータで、このコンパレータ3にはスイッチ
入力部lによって設定された値と、この設定値をバッフ
ァ2を介してCPUが読み込み、カウントデータとして
ロードされた値とが入力される。4はカウンタで、この
カウンタ4にはCPUよりデータバスを通ってカウント
データDBがロードされると共に、ロード信号WD、ク
ロック信号CLKおよびリセット信号RESも入力され
る。また、このカウンタ4の出力はフリップフロップ5
に印加される。6はオア回路で、このオア回路6にはコ
ンパレータ3の出力信号と、フリップフロップ5の非出
力信号とが入力され、その出力はフリップフロップ5に
印加される。なおこのフリップフロップ5には、電源立
ち上がり、立ち下がり時にアクティブとなるリセット信
号RESも印加されている。
次に動作を説明する。ソフトウェア上エラー信号を出力
するに要する任意の時間がスイッチ入力部lによって設
定される。
するに要する任意の時間がスイッチ入力部lによって設
定される。
この状態でCPUが動作を開始し、ソフトウェアによっ
て設定値の読み込み信号SWがバッファ2に印加される
と、CPUはこのバッファ2を介してスイッチ入力部l
の設定値を読み込む。プログラムの実行が開始され、リ
セットプログラムが実行されるとロード信号WDがカウ
ンタ4に印加される。CPUは先に読み込んだ設定値を
カウントデータとしてカウンタ4にロードし、このカウ
ンタ4では一定周期にて入力されているクロック信号C
LKによってカウントダウンされる。ここで、プログラ
ムが正常に動作している場合には、カウンタ4の値が0
になる前に、プログラムは次のリセットプログラムが実
行され、信号WDによってカウントデータはカウンタ4
にロードされる。
て設定値の読み込み信号SWがバッファ2に印加される
と、CPUはこのバッファ2を介してスイッチ入力部l
の設定値を読み込む。プログラムの実行が開始され、リ
セットプログラムが実行されるとロード信号WDがカウ
ンタ4に印加される。CPUは先に読み込んだ設定値を
カウントデータとしてカウンタ4にロードし、このカウ
ンタ4では一定周期にて入力されているクロック信号C
LKによってカウントダウンされる。ここで、プログラ
ムが正常に動作している場合には、カウンタ4の値が0
になる前に、プログラムは次のリセットプログラムが実
行され、信号WDによってカウントデータはカウンタ4
にロードされる。
以下この動作が繰り返されるのでカウンタ4より信号(
タイムアツプ)が出力されることはない。
タイムアツプ)が出力されることはない。
カウンタ4のダウンカウント時において、何等かの理由
によってCPUに異常が発生し、次のりセットプログラ
ムが実行されないと、カウンタ4はタイムアツプし、′
フリップフロップ5を通して異常信号WDEを発生する
。
によってCPUに異常が発生し、次のりセットプログラ
ムが実行されないと、カウンタ4はタイムアツプし、′
フリップフロップ5を通して異常信号WDEを発生する
。
一方CPUは、リセットプログラム実行時に、カウント
データをカウンタ4に出力すると同時に、コンパレータ
3にも供給する。カウントデータは、もともとスイッチ
入力部lにて設定され、CPUによって読み込まれたデ
ータであるので、データ正常時にはA=Bであり、その
出力はハイレベルとなってオア回路6はオフ状態となっ
ている。
データをカウンタ4に出力すると同時に、コンパレータ
3にも供給する。カウントデータは、もともとスイッチ
入力部lにて設定され、CPUによって読み込まれたデ
ータであるので、データ正常時にはA=Bであり、その
出力はハイレベルとなってオア回路6はオフ状態となっ
ている。
カウントデータに異常が発生し、Af−Bとなると、コ
ンパレータ3の出力はローレベルとなり、オア回路6を
介してフリップフロップ5に信号を送出し、このフリッ
プフロップ5は異常信号WDEを出力する。すなわち、
タイムアツプ時と同じ作用をする。
ンパレータ3の出力はローレベルとなり、オア回路6を
介してフリップフロップ5に信号を送出し、このフリッ
プフロップ5は異常信号WDEを出力する。すなわち、
タイムアツプ時と同じ作用をする。
なお前記説明においては、CPUは所期設定ということ
で、信号SWで読み込むことを説明してきたが、これは
リセットプログラム実行時毎にカウントデータを読み込
み、これをカウンタおよびコンパレータにロードするよ
うにしてもよい。
で、信号SWで読み込むことを説明してきたが、これは
リセットプログラム実行時毎にカウントデータを読み込
み、これをカウンタおよびコンパレータにロードするよ
うにしてもよい。
H1発明の効果
以上のように本発明は、CPUはスイッチ入力部にて設
定された値を読み込んでカウントデータとしてカウンタ
にロードするようにしたものであるから、開発したソフ
トウェアに応じてウオッチドックタイマを任意に合わせ
ることが可能となり、タイマ値の任意設定が容易となる
ものである。
定された値を読み込んでカウントデータとしてカウンタ
にロードするようにしたものであるから、開発したソフ
トウェアに応じてウオッチドックタイマを任意に合わせ
ることが可能となり、タイマ値の任意設定が容易となる
ものである。
また、設定を変えることによって、開発したソフトウェ
アによるウオッチドックタイマのリトリガ処理の周期が
どの範囲にあるかを知ることが可能となるため、ソフト
ウェアを調整する場合でも容易となるものである。
アによるウオッチドックタイマのリトリガ処理の周期が
どの範囲にあるかを知ることが可能となるため、ソフト
ウェアを調整する場合でも容易となるものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示す構成図、第2図は従来
のウオッチドックタイマ回路の構成図である。 1・・・スイッチ入力部、2・・・バッファ、3・・・
コンパレータ、4・・・カウンタ、5・・・フリップフ
ロップ、6・・・オア回路。 外2名
のウオッチドックタイマ回路の構成図である。 1・・・スイッチ入力部、2・・・バッファ、3・・・
コンパレータ、4・・・カウンタ、5・・・フリップフ
ロップ、6・・・オア回路。 外2名
Claims (1)
- (1)カウンタにカウントデータとクロック信号とを入
力し、クロック信号がカウントデータ値に達したとき、
フリップフロップを通してタイムアップ信号を出力して
中央処理装置の異常を検出するものにおいて、前記中央
処理装置を介してカウンタにロードすべきカウントデー
タを設定するスイッチ部と、このスイッチ部で設定され
たデータと中央処理装置を通してロードされたデータと
を導入し、両データ不一致時に信号を出力して前記フリ
ップフロップよりタイムアップ信号を出力させるための
コンパレータとを備えたことを特徴とするウォッチドッ
クタイマ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198240A JPH0362236A (ja) | 1989-07-31 | 1989-07-31 | ウォッチドックタイマ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1198240A JPH0362236A (ja) | 1989-07-31 | 1989-07-31 | ウォッチドックタイマ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0362236A true JPH0362236A (ja) | 1991-03-18 |
Family
ID=16387836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1198240A Pending JPH0362236A (ja) | 1989-07-31 | 1989-07-31 | ウォッチドックタイマ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0362236A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050077511A (ko) * | 2004-01-27 | 2005-08-03 | 이득원 | 비닐 코팅된 십자수 천을 이용한 액자 및 그의 제작방법 |
JP4716587B2 (ja) * | 2001-02-26 | 2011-07-06 | 宣雄 杉野 | 額装品 |
KR200455641Y1 (ko) * | 2009-06-09 | 2011-09-19 | (주)삼화 | 방수액자 |
-
1989
- 1989-07-31 JP JP1198240A patent/JPH0362236A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4716587B2 (ja) * | 2001-02-26 | 2011-07-06 | 宣雄 杉野 | 額装品 |
KR20050077511A (ko) * | 2004-01-27 | 2005-08-03 | 이득원 | 비닐 코팅된 십자수 천을 이용한 액자 및 그의 제작방법 |
KR200455641Y1 (ko) * | 2009-06-09 | 2011-09-19 | (주)삼화 | 방수액자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0272036A3 (en) | Methods and apparatus for providing a microprocessor test interface | |
JPH02165721A (ja) | パルス出力装置 | |
JPH0362236A (ja) | ウォッチドックタイマ装置 | |
US5578953A (en) | Self-resetting status register | |
JPH06168163A (ja) | Cpu監視方法及びcpu監視装置 | |
JPH05181709A (ja) | 間欠動作用ウォッチドッグタイマ | |
JPH10133889A (ja) | コントローラの制御周期設定方法および装置 | |
JPH04225432A (ja) | ワンチップ・マイクロコンピュータの割り込み処理時間管理方式 | |
GB2384868A (en) | Method and circuit for monitoring a microcomputer for an onboard electronic control device | |
JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 | |
JPH0683985A (ja) | Pwm信号出力機能付きシングルチップ・マイクロコンピュータ | |
KR960018893A (ko) | 워치독 타이머 기능을 갖는 콘트롤러 | |
JPH08139576A (ja) | 接点雑音除去回路 | |
JPS6118045A (ja) | プログラムの暴走検出方式 | |
JPS6349855A (ja) | Cpuの割込み周期異常検出装置 | |
KR200182542Y1 (ko) | 리셋트 진원지 판단이 가능한 마이컴의 리셋트 회로 | |
JP2648029B2 (ja) | インサーキット・エミュレータ | |
JPS63268044A (ja) | ウオツチ・ドツグ・タイマ | |
SU1562864A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
JPH0755876A (ja) | マイクロコンピュータのテスト方法 | |
JPH01216626A (ja) | パルス計数回路 | |
JPH0474228A (ja) | 割り込み回路 | |
JPS62113245A (ja) | シグナルプロセサの動作監視装置 | |
JPS63271545A (ja) | ウオツチドツグタイマ | |
JPH0894660A (ja) | パルス計測装置 |