JPH0683985A - Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 ＰＷＭ信号のアクティブ・レベルを制御する
ために、デューティ比を設定するデータの内容を、ハー
ドウェアで監視し、ソフトウェア処理の負担を軽くす
る。 【構成】 コンペア・レジスタ３に設定した値が、下限
値設定用レジスタ４の値よりも小さい場合、下限値設定
用レジスタ４の値がデューティ比となり、上限値設定用
レジスタ３の値よりも大きい場合、上限値設定用レジス
タ３の値がデューティ比となりデューティ比信号１１と
して出力される。このため、ハードウェア的にデューテ
ィ比を監視するためにソフトウェアによる監視が不必要
となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＷＭ信号出力機能付
きシングルチップ・マイクロコンピュータに関する。

【０００２】

【従来の技術】従来のＰＷＭ信号出力機能を持ったシン
グルチップ・マイクロコンピュータは図２に示すよう
に、ＰＷＭ信号の分解能を決めるクロック入力を行い、
オーバ・フローするとオーバ・フロー信号７を出力する
タイマ１と、ＰＷＭ信号のデューティ比をセットし、タ
イマ値とレジスタ値の比較を行い、一致するとコンペア
・レジスタ一致信号８を出力するコンペア・レジスタ２
と、タイマ１から出力されるオーバ・フロー信号７とコ
ンパレータから出力されるコンペア・レジスタ一致信号
８を入力としセット−リセットを行い、ＰＷＭ信号の出
力を行う出力回路６とを有している。

【０００３】次に動作について説明する。タイマ１は、
ＰＷＭ信号の分解能に相当するクロック信号が入力さ
れ、タイマ値のカウントアップを行い、タイマのオーバ
・フローが発生すると出力回路６に対してオーバ・フロ
ー信号７を出力し、再び０からカウントアップを行う動
作を繰り返している。タイマ１が０からオーバ・フロー
するまでの時間がＰＷＭ周期となっている。

【０００４】コンペア・レジスタ２は、ＰＷＭ信号のデ
ューティ比をセットしておくためのレジスタで、クロッ
ク信号のカウントアップを行っているタイマ１のタイマ
値とレジスタ値との比較を行い、値が一致するとコンペ
ア・レジスタ一致信号８を出力回路６に対して出力す
る。

【０００５】制御回路６は、タイマから出力されたオー
バ・フロー信号７とコンペア・レジスタから出力された
コンペア・レジスタ一致信号８を入力し、出力のセット
−リセット制御を行いＰＷＭ信号を生成し出力する。

【０００６】

【発明が解決しようとする課題】この従来のＰＷＭ信号
出力機能付きシングルチップ・マイクロコンピュータで
は、デューティ比として設定してあるコンペア・レジス
タの内容だけをタイマ値と比較動作し、ＰＷＭ信号の出
力を行っている。

【０００７】そのため、ＰＷＭ信号のアクティブ・レベ
ルが、システムの要求するデューティ比以外の出力にな
らないようにするために、マイクロコンピュータの演算
処理により算出された結果を、システムの要求するＰＷ
Ｍ信号のデューティ比の範囲にあてはまっているかをソ
フトウェア処理において監視していた。

【０００８】そして、システムの要求する範囲におさま
っている場合、その算出された結果をコンペア・レジス
タに格納し、範囲におさまっていない場合、その算出さ
れた結果を範囲内の値に訂正し、格納する動作を行って
いる。すなわち、ＰＷＭ信号のデューティ比として設定
するレジスタに書き込むデータの内容を、常にプログラ
ム処理において監視しなくてはいけないといった問題点
があった。

【０００９】コンペア・レジスタにＰＷＭ信号のデュー
ティ比を設定するこれらの処理過程を図３に示す。これ
は、とりもなおさず、ＰＷＭ周期内でのＣＰＵの処理時
間を増加させることとなり、ソフトウェアの負担が増加
するという問題となる。

【００１０】本発明の目的は、ソフトウェア処理の負担
を軽くするＰＷＭ信号出力機能付きシングルチップ・マ
イクロコンピュータを提供することにある。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＰＷＭ信号出力機能付きシングルチッ
プ・マイクロコンピュータは、タイマと、コンペア・レ
ジスタと、上限値設定用レジスタ及び下限値設定用レジ
スタの組と、制御回路と、出力回路とを有するＰＷＭ信
号出力機能付きシングルチップ・マイクロコンピュータ
であって、タイマは、ＰＷＭ信号の周期を決定するもの
であり、コンペア・レジスタは、ＰＷＭ信号のデューテ
ィ比を設定するものであり、上限値設定用レジスタ及び
下限値設定用レジスタの組は、前記コンペア・レジスタ
とは独立にＰＷＭ信号のデューティ比の上限値，下限値
を制御するものであり、制御回路は、前記ＰＷＭ信号の
デューティ比を決定するレジスタ、及びＰＷＭ信号のデ
ューティ比の上限値，下限値を設定するレジスタから出
力される信号を用いて、実際に出力するＰＷＭ信号のデ
ューティ比を決定するものであり、出力回路は、ＰＷＭ
信号の出力制御を行うものである。

【００１２】また、前記コンペア・レジスタに設定した
値が下限値設定用レジスタの値よりも小さい場合に、下
限値設定用レジスタの値をデューティ比とし、上限値設
定用レジスタの値よりも大きい場合、上限値設定用レジ
スタの値をデューティ比として、デューティ比信号を出
力するものである。

【００１３】

【作用】ＰＷＭ信号のデューティ比を決定するレジスタ
とは別に、アクティブ・レベルの限界値を設定するため
のレジスタと、これらのレジスタとタイマ値との比較を
行い、ＰＷＭ信号のデューティ比の上限値，下限値を監
視する回路を備えている。これにより、デューティ比を
設定するデータの内容をハードウェアで監視し、ソフト
ウェア処理の負担を軽減する。

【００１４】

【実施例】次に本発明の実施例について図面を参照して
説明する。図１は、本発明の一実施例を示すブロック図
である。

【００１５】図１において、タイマ１は、ＰＷＭ信号の
分解能に相当するクロックが入力され、タイマ値をクロ
ック入力毎にカウントアップを行い、タイマ値がオーバ
・フローするとオーバ・フロー信号７を出力するタイマ
である。

【００１６】コンペア・レジスタ２は、マイクロコンピ
ュータの演算処理において算出されたＰＷＭ信号のデュ
ーティ比を保持するレジスタで、レジスタの内容を常に
タイマ１のタイマ値と比較動作を行い、内容が一致する
とコンペア・レジスタ一致信号８を出力するレジスタで
ある。

【００１７】上限値設定用レジスタ３は、ＰＷＭ信号を
用いたシステムにおいて、ＰＷＭ信号のデューティ比の
上限を設定するためのレジスタで、レジスタの内容を常
にタイマ１のタイマ値と比較動作を行い、内容が一致す
ると上限値設定用レジスタ一致信号９を出力する。

【００１８】下限値設定用レジスタ４は、ＰＷＭ信号を
用いたシステムにおいて、ＰＷＭ信号のデューティ比の
下限を設定するためのレジスタで、レジスタの内容を常
にタイマ１のタイマ値と比較動作を行い、内容が一致す
ると下限値設定用レジスタ一致信号１０を出力する。

【００１９】制御回路５は、コンペア・レジスタ一致信
号８，上限値設定用レジスタ一致信号９，下限値設定用
レジスタ一致信号１０から、ＰＷＭ信号のデューティ比
を決定し、出力回路に対してデューティ比信号１１の出
力制御を行う回路である。

【００２０】出力回路６は、タイマ１，制御回路５から
出力されるオーバ・フロー信号７，デューティ比信号１
１を用いてＰＷＭ信号のセット−リセットを行い出力の
制御を行うＰＷＭ信号出力回路である。

【００２１】次に動作について説明する。タイマ１は、
ＰＷＭ信号の分解能に相当するクロックが入力され、タ
イマ値のカウントアップを行い、タイマのオーバ・フロ
ーが発生すると出力回路６に対してオーバ・フロー信号
７を出力し、再び０からカウント・アップを行う動作を
繰り返す。

【００２２】タイマ１が０からオーバ・フローするまで
の時間がＰＷＭ周期である。コンペア・レジスタ２は、
レジスタ値とタイマ１のタイマ値の比較動作を行い、値
が一致するとコンペア・レジスタ一致信号８を制御回路
５に対して出力する。

【００２３】上限値設定用レジスタ３は、タイマ１のタ
イマ値と比較動作を行い、内容が一致すると上限値設定
用レジスタ一致信号９を制御回路５に対して出力する。
下限値設定用レジスタ４は、タイマ１のタイマ値と比較
動作を行い、内容が一致すると下限値設定用レジスタ一
致信号１０を制御回路５に対して出力する。

【００２４】制御回路５は、コンペア・レジスタ一致信
号８と、下限値設定用レジスタ一致信号１０の論理積を
とり、更にその結果と、上限値設定用レジスタ一致信号
９の論理和をとり、出力回路６に対して出力する。

【００２５】このことにより、コンペア・レジスタ２に
設定した値が、下限値設定用レジスタ４の値よりも小さ
い場合、下限値設定用レジスタ４の値がデューティ比と
なりデューティ比信号１１として出力される。また、コ
ンペア・レジスタ２に設定した値が、上限値設定用レジ
スタ３の値よりも大きい場合、上限値設定用レジスタ３
の値がデューティ比となりデューティ比信号１１として
出力される。

【００２６】出力回路６は、タイマ１から出力されたオ
ーバ・フロー信号７をＰＷＭ信号のセット信号として入
力し、ＰＷＭ信号をアクティブの状態にする。さらに、
制御回路５から出力されたデューティ比信号１１をＰＷ
Ｍ信号のリセット信号として入力し、ＰＷＭ信号をノン
・アクティブの状態にする。

【００２７】

【発明の効果】以上説明したように本発明は、ＰＷＭ信
号のアクティブ状態の上限値と下限値を設定するレジス
タを２個備え、それらのレジスタから出力される信号を
制御する回路を備えることによって、演算処理によって
算出されたＰＷＭ信号のデューティ比のデータが、シス
テム上必要とされるＰＷＭ信号のデューティ内にあるか
どうかを、プログラム処理によって監視すること無く、
そのままコンペア・レジスタに対して書き込むことがで
きる。このことにより、ＰＷＭ信号生成用のプログラム
が簡易化され、ＰＷＭ信号出力に対するマイクロコンピ
ュータの負担が小さくなるので、より多くの処理を行う
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】従来例を示すブロック図である。

【図３】従来例の処理過程を示す図である。

【符号の説明】

１ タイマ ２ コンペア・レジスタ ３ 上限値設定用レジスタ ４ 下限値設定用レジスタ ５ 制御回路 ６ 出力回路 ７ オーバ・フロー信号 ８ コンペア・レジスタ一致信号 ９ 上限値設定用レジスタ一致信号 １０ 下限値設定用レジスタ一致信号 １１ デューティ比信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 タイマと、コンペア・レジスタと、上限
   値設定用レジスタ及び下限値設定用レジスタの組と、制
   御回路と、出力回路とを有するＰＷＭ信号出力機能付き
   シングルチップ・マイクロコンピュータであって、 タイマは、ＰＷＭ信号の周期を決定するものであり、 コンペア・レジスタは、ＰＷＭ信号のデューティ比を設
   定するものであり、 上限値設定用レジスタ及び下限値設定用レジスタの組
   は、前記コンペア・レジスタとは独立にＰＷＭ信号のデ
   ューティ比の上限値，下限値を制御するものであり、 制御回路は、前記ＰＷＭ信号のデューティ比を決定する
   レジスタ、及びＰＷＭ信号のデューティ比の上限値，下
   限値を設定するレジスタから出力される信号を用いて、
   実際に出力するＰＷＭ信号のデューティ比を決定するも
   のであり、 出力回路は、ＰＷＭ信号の出力制御を行うものであるこ
   とを特徴とするＰＷＭ信号出力機能付きシングルチップ
   ・マイクロコンピュータ。
2. 【請求項２】 前記コンペア・レジスタに設定した値が
   下限値設定用レジスタの値よりも小さい場合に、下限値
   設定用レジスタの値をデューティ比とし、上限値設定用
   レジスタの値よりも大きい場合、上限値設定用レジスタ
   の値をデューティ比として、デューティ比信号を出力す
   ることを特徴とする請求項１に記載のＰＷＭ信号出力機
   能付きシングルチップ・マイクロコンピュータ。