JPS60102025A - Ｄ／ａコンバ−タ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、Ｄ／Ａコンバータの制御方法に１狽し、殊に
マイクロ・コンピュータを川し）てＤ／Ａコンバータを
制御する場合の改良に関する。

従来、マイクロ・コンピュータを用ｌ／）てＤ／Ａフン
バータを制御しようとする際、一般に二つの場合が考え
られる。その一つは、マイクロ・コンピュータの出カポ
−；・がＤ／Ａコン／＜−夕専１１１に設けられている
場合、もう一つはマイクロ・コンピュータの出カポ−Ｉ
・がｐ／Ａコン／く一タへのｆ−夕の供給を含め他のデ
ータラインとグーｌ　１ｉｊｌ路を介して共通パスで結
ばれてし）る場合である。

前者はつまり、Ｄ／Ａコンノ（−夕の分解イ危に１６じ
たビット数分だけのデータをマイクロ・コンピュータの
出カポ−１・より）く９１１１にＤ／Ａコンバータへ直
接に人力し、当該Ｄ／Ａコン／ヘータの出力を保持する
方式であり、後者はマイクロ・コンピュータの出力ボー
トからラッチ回路等を介してＤ／Ａコンバータヘデータ
をノく９１１１番と入りノし、当該Ｄ／Ａコンバータの
出力を保持する方式である。

然し、これらの方法を用いてＤ／Ａコンバータを制御す
るには、どちらの方法においても、マイクロ・コンピュ
ータの出力ポートは当＋’ｋ　Ｄ　／　Ａコンバータの
ビット数分だけ必要となるため、数少ないマイクロ・コ
ンピュータの出力ポートを数多く消費することになり、
ひいては他の制御０壮をわざわざデコーダ回路、フリッ
プ・フロップ回路等を介して出力しなければならない場
合も出てくる。

これはマイクロ・コンピュータ内の制御を複雑にする外
、周辺回路を複雑且つ大型化してしまうため、回路の簡
略化、小型化、そして低廉価という昨今の要求には馴染
まないものとなる。

本発明はこの点に鑑み、上記した従来技術の欠点を解消
し、マイクロ・コンピュータ出力ボートの経済的な利用
を図り、回路の小型化、簡素化、低廉価の要求に全て応
えることのできる一Ｄ　／　Ａコンバータ制御方法を提
供せんとして成されたものである。

本発明では、マイクロ・コンピュータが受け取った人力
データに対し、予め定められた演算を施した結果として
の当該演算結果に応じたアナログ出力を（１）たい場合
に、先づもって上記演算結果を直列のパルス列としてカ
ウンタに出力する。そして、当該カウンタがカウントを
終了した時点でマイクロ・コンピュータからう・ンチ信
号を発生させ、カウンタ出力をラッチ回路にてラッチさ
せ、ラッチ回路のラッチしたこのパラレル・データによ
りＤ／Ａコンバータを制御して対応したアナログ出力を
発生させる。

このようにすることにより、マイクロ・コンピュータの
出力ボート数はカウンタのリセット用、カランＩ・・パ
ルス用、そしてラッチ回路へのラッチ信号用のｔｉｔ’
　Ｅつで済むようになり、従来方式に比し著しく　Ｉｕ
Ｊ約が図れるようになる。

以下、本発明方法を適用した回路構成の一例を添附図面
に即し説１！１する。

マイクロ・コンピュータ２は、先ず、カウンタリセット
信号５によりカウンタ６をリセッＩ・する一方で、制御
すべきアナログ量決定に必要な人力データｌをセンサ等
から取込み、所定の演算を施した後、当該演算結果に対
応した直列のデータ・パルス列をカウント・パルス４と
してカウンタ６に出力する。

カウンタ６は当該カウント・パルス４をカウントし、そ
の結果を並列に変換したカウント・データ７としてラッ
チ回路８のデータ人力に送り込む。

マイクロ・コンピュータ２は、カウンタ６が１−記カウ
ントを終了した後、適当なタイミングでラッチ信号３を
発生し、ラッチ回路８をしてカウンタ６の発するカウン
ト・データ７をラッチさせる。

これにより、当該ラッチ回路８からはマイクロ・コンピ
ュータ２中で演算した演算結果に対応するデジタル・パ
ラレル・データ９が送出され。

これがＤ／ＡコンバータｌＯに与えられて、対応するア
ナログ出力ｌｌが得られる。

以上のように、本発明によれば、マイクロ・コンピュー
タ２はラッチ信号３、カウント・パルス４、カウンタ・
リセット信号５の三種の信号を送出するだけでＤ／Ａコ
ンバータを制御でき、また、上記動作を繰返し行なうこ
とにより、連続的にＤ／Ａコンバータを制御できる。そ
のため、従来方式に比し大幅にマイクロ・コンピュータ
出力ポート数を節約でき、他の制御信号をデコーダ回路
等を介して送り出す必要もなくなるため、回路の簡略化
、小Ｊ（＋４化、低廉価を図れることになる。

【図面の簡単な説明】

図面は本発明制御方法に使用する回路の一例の概略構成
図である。 図中、■はアナログ出力の決定に必要なデータ、２はマ
イクロ・コンピュータ、３はラッチ信号、４はカウント
・パルス、５はカウンタ・リセット信−）、６はカウン
タ、７はカウント・データ、８はう、子回路、９はデジ
タル・パラレル・データ、１０はＤ／Ａコンバータ、１
１はアナログ出力、である。

Claims (1)

1. 【特許請求の範囲】 制御すべきアナログ量の決定に必要なデータを取込み、
   該データに基づき予め定めた演算を施す機能を持つマイ
   クロ・コンピュータによりＤ／Ａコンバータを制御する
   Ｄ／Ａコンバータ制御方法であって、 カウンタを設け、上記カウンタをリセットした後に、上
   記演算の結果に対応したデータを直列のパルス列として
   上記マイクロ・コンピュータから上記カウンタに入力さ
   せ、 該カウンタが上記パルス列のカウントを終了した後、該
   マイクロ・コンピュータからラッチ信ｔ）を発生させて
   ラッチ回路に該カウンタのカウントしたカウント・デー
   タをラッチさせ、 該ラッチされたカウント・データとしてのパラレル・デ
   ータを該ラッチ回路からＤ／Ａコンバータに送出するよ
   うにしたことを特徴とするＤ／Ａコン八−へ制御力法。