JPS62211766A - 読み出し回路 - Google Patents

読み出し回路

Info

Publication number
JPS62211766A
JPS62211766A JP61055394A JP5539486A JPS62211766A JP S62211766 A JPS62211766 A JP S62211766A JP 61055394 A JP61055394 A JP 61055394A JP 5539486 A JP5539486 A JP 5539486A JP S62211766 A JPS62211766 A JP S62211766A
Authority
JP
Japan
Prior art keywords
internal
signal
internal clock
internal counter
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61055394A
Other languages
English (en)
Other versions
JPH0568749B2 (ja
Inventor
Masahiro Sasaki
雅宏 佐々木
Koichi Sugiyama
浩一 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP61055394A priority Critical patent/JPS62211766A/ja
Publication of JPS62211766A publication Critical patent/JPS62211766A/ja
Publication of JPH0568749B2 publication Critical patent/JPH0568749B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はCPU等に用いられる読み出し回路に関する。
従来の技術 第3図はこの種の従来の読み出し回路の一例を示す概略
ブロック図である。
この読み出し回路は、内部クロックfに同期して動作す
る内部カウンタ1と、非同期リード信号gと内部クロッ
クfを入力し、これらから内部カウンタ値iをラッチす
るタイミングを示すラッチタイミング信号りを作り出す
タイミング制御回路2と、ラッチタイミング信号りに従
って内部カウンタ値iをラッチするラッチ回路3と、非
同期リード信号gによりラッチ回路3の出力値jをバス
4へ送出するバス・ドライバー5とを有し、非同期リー
ド信号gによりて内部カウンタ値iがラッチ回路3、バ
ス・ドライバー5を通りバス4ヘパス・ドライバー出力
にとして送出されリード動作が行なわれるようになって
いた。
以上のように構成された読み出し回路では第4図■、 
(B)に示すように、内部クロックfが立上がるとこれ
に応動して内部カウンタ値iが変化する。
そして、非同期リード信号Iが立上がり(第4図■では
内部クロックfの立下がり状態時に、又、同図面では内
部クロックfの立上がり状態時に非同期リード信号gが
立上がる場合を示している。)この信号gのオン状態で
、内部クロックfの立下がりに同期してラッチタイミン
グ信号りがオンされる。そして、ラッチタイミング信号
りがオンきれることによって内部カウンタ(直lがラッ
チされる。そして、これがバスドライバー5を介して、
バスドライバー出力にとしてバス4へ送出され初める。
この場合、非同期リード信号Iがアクティブとなってか
ら内部カウンタ値(がバスドライバー出力にとしてバス
4へ出力され初めるまでの時間は、第4図囚刊のバスド
ライバー出力Kに斜線で示すように内部クロックfの半
周期以上かかりている。
発明が解決しようとする問題点 しかし、このような読み出し回路では、非同期リード信
号がアクティブとなってから内部カウンタ値がバスへ出
力され初めるまでの時間は少なくとも内部クロック半周
期分、場合によ−〕ては1周期分かかってしまい、高速
なリード動作ができないという問題があった。
この問題は以下の理由で生ずる。すなわち、内部クロッ
クに同期して内部カウンタ値を変化させるようにしてい
る一方、非同期リード信号がアクティブとなり、このア
クティブ状態で内部クロックの動作に同期してラッチタ
イミング信号を生成し、このランチタイミング信号によ
って内部カウンタ値をラッチし、これ(第4図(ん、[
F])に示す例ではバス・ドライバー出力k)を出力す
るようにしているだめに上記の問題が生じる。
本発明は、上記問題点に鑑みて為されたもので、非同期
リード信号がアクティブになってから、内部カウンタ値
がバスへ出力されるまでの時間が短縮でき、リード動作
を迅速に行なうことができる読み出し回路を提供するこ
とを目的とする。
問題点を解決するための手段 本発明は上記目的を達成するだめ、内部クロックに同期
して動作する内部カウンタと、非同期リード信号および
内部クロックを入力し、これらの信号に基づいて内部カ
ウンタ動作停止信号を作り、この信号を内部カウンタへ
送出するタイミング制御回路と、前記非同期リード信号
に従って内部カウンタの出力値をバスへ送出するバス・
ドライバーとを有したことを特徴とする。
作用 内部クロックの立上がり、立下がりのそれぞれに同期し
て内部カラ/りのカウント及びタイミング制御回路の内
部カウンタ動作停止信号の送出を行なう。非同期リード
信号がアクティブになり、同時に、内部クロックが立上
がった状態で内部カウンタ値はバス・ドライバーを介し
て出力される。
内部クロックは半周期経過すると立下がり、この立下が
りによって内部カウンタ動作停止信号が内部カウンタに
出力される。このことによって、内部カウンタは動作を
停止する。その結果、先の内部カウンタ値の出力・動作
が確定し、非同期リード信号がアクティブになってから
、内部カウンタの値がバスへ出力されるまでの時間は高
々、クロックの半周期に抑えられる。
実施例 第1図は本発明の一実癩例の読み出し回路を示す概略ブ
ロック図である。
この読み出し回路は、非同期リード信号すおよび内部ク
ロックaを入力するタイミング制御回路11を有してい
る。タイミング制御回路11は、非同期リード信号すが
アクティブになった状態で、内部クロックaが立下がる
ことによって内部カウンタ動作停止信号Cをアクティブ
するようになっている。内部カウンタ動作停止信号Cは
内部カウンタ12へ送出されるようになっている。内部
カウンタ12は、内部カウンタ軸性停止信号Cの他に、
内部クロックaを入力しており、この内部クロックaに
同期して内部カウンタ値dを変化するとともに、アクテ
ィブした内部カウンタ動作停止信号Cを受信することに
よってカウント動作を停止するようになっている。内部
カウント12てはバス・ドライバー13が接続されてい
る。バス・ドライバー13は非同期リード信号すを入力
し、この非同期リード信号すに応じて内部カウンタ値d
をバス14ヘバス・ドライバー出力eとして送出するよ
うになっている。
このように構成された読み出し回路の動作を第2図囚、
山)を参照して説明する。
まず、内部クロックaが立上がるとこれにむ勅して内部
カウンタ値dは変化する。内部クロックaの半周期で内
部クロックaが立下がった後、第2図(A)に示すよう
に非同期リード信号すが立上がる。この後、内部クロッ
クaが立上がると内部カウンタ値dはバス・ドライバー
13を介してバス・ドライバー出力eとしてバス14へ
送出され初める。内部クロックaが再び立下がると、タ
イミング制御回路11は内部カウンタ動作停止信号Cを
アクティブする。内部カウンタ12はこの信号を受けて
カウント動作を停止する。すなわち、これによって、バ
ス・ドライバー出力eのバス14への送出が確定する。
この結果、非同期リード信号すがアクティブとなってか
ら、内部カウンタ値がバスへ出力されるまでの時間は、
第2図代のバス・ドライバー出力eに斜線で示すように
、高々、内部クロックaの半周期に抑えられる。
第2図(B)には、内部クロックaが立上がった状態で
非同期リード信号すがアクティブになった場合の動作例
を示している。この場合、非同期リード信号すがアクテ
ィブになると同時にバス・ドライバー出力eがバス14
へ出力すれる。
発明の効果 以上税1明したように、本発明は、非同期リード信号が
アクティブの状態で、内部クロックに同期して変化する
内部カウンタ値を、内部クロックに応動してバスへ出力
する一方、非同期リード信号と内部クロックから内部ク
ロック動作停止信号を作り出し、これによって内部カウ
ンタの動作を停止するようにしているので、非同期リー
ド信号がアクティブになってから、内部カウンタの値が
バスへ出力されるまでの時間は、最大、内部クロック半
周期に抑えられ、迅速にリード動作を行なうことができ
る。
【図面の簡単な説明】
第1図は、本発明の一実棺例の読み出し回路を示す概略
ブロック図、第2図代は非同期リード信号が内部クロッ
クの立下がり時にアクティブになった場合の第1図に示
す読み出し回路の波形図、填2図(B)は非同期リード
信号が内部クロックの立上がり時にアクティブになった
場合の第1図に示す読み出し回路の波形図、第3図は従
来の読み出し回路の一例を示す概略ブロック図、第4図
代は非同q リード信号が内部クロックの立下がり時に
アクティブになった場合の第3図に示す読み出し回路の
波形図、第4図面は非同期リード信号が内部クロックの
立上がり時にアクティブになった場合の第3図に示す読
み出し回路の波形図である。 11・・・タイミング制御回路、12・・・内部カウン
タ、13・・・バス・ドライバー、14・・・バス。 代理人の氏名  弁理士 中 尾 散 男 ほか1名筆
 1 @ 第2図 (A) 第3図

Claims (1)

    【特許請求の範囲】
  1. 非同期リード信号および内部クロック信号を入力し、こ
    れから内部カウンタ動作停止信号を作り出すタイミング
    制御回路と、前記内部クロック信号を入力して、この信
    号に同期して内部カウンタ値を変化するとともに、内部
    カウンタ動作停止信号を入力し、この信号に応じてカウ
    ント動作を停止する内部カウンタと、前記非同期リード
    信号および前記内部カウンタ値を入力し、非同期リード
    信号によって内部カウンタ値をバスへ出力するバス・ド
    ライバーとを備えた読み出し回路。
JP61055394A 1986-03-13 1986-03-13 読み出し回路 Granted JPS62211766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61055394A JPS62211766A (ja) 1986-03-13 1986-03-13 読み出し回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61055394A JPS62211766A (ja) 1986-03-13 1986-03-13 読み出し回路

Publications (2)

Publication Number Publication Date
JPS62211766A true JPS62211766A (ja) 1987-09-17
JPH0568749B2 JPH0568749B2 (ja) 1993-09-29

Family

ID=12997304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61055394A Granted JPS62211766A (ja) 1986-03-13 1986-03-13 読み出し回路

Country Status (1)

Country Link
JP (1) JPS62211766A (ja)

Also Published As

Publication number Publication date
JPH0568749B2 (ja) 1993-09-29

Similar Documents

Publication Publication Date Title
JPS6279379A (ja) タイミング信号発生装置
JPS62211766A (ja) 読み出し回路
JPH05276022A (ja) トリガ信号発生回路
JPH0834417B2 (ja) 入力制御回路
JPS6316711A (ja) タイミング装置
JPS6166571A (ja) サイリスタ・インバ−タのゲ−トパルス制御装置
JPH0219869Y2 (ja)
JPS6111800Y2 (ja)
JP2638337B2 (ja) エラーカウンタ回路
JP2664109B2 (ja) リアルタイムポート
JPH0411133B2 (ja)
JP2668215B2 (ja) マイクロコンピユータ
JPS63282865A (ja) 入出力回路
JPH054052U (ja) Ic試験装置の波形制御回路
JPH0433407A (ja) ラッチ回路
JPH04313113A (ja) 半導体装置
JPH06197010A (ja) 出力ラッチ機能付カウンタ
JPS601644B2 (ja) タイミングパルス発生回路
JPH01276240A (ja) タイマカウンタ
JPS62182824A (ja) 読出回路
JPH04135309A (ja) 単安定マルチバイブレータ回路
JPS6313195A (ja) 高速メモリ装置
JPS5928728A (ja) カウンタ回路
JPH0210418A (ja) 同期化論理回路
JPS63151207A (ja) クロツクパルス制御回路