JPH0568749B2 - - Google Patents

Info

Publication number
JPH0568749B2
JPH0568749B2 JP61055394A JP5539486A JPH0568749B2 JP H0568749 B2 JPH0568749 B2 JP H0568749B2 JP 61055394 A JP61055394 A JP 61055394A JP 5539486 A JP5539486 A JP 5539486A JP H0568749 B2 JPH0568749 B2 JP H0568749B2
Authority
JP
Japan
Prior art keywords
internal
internal counter
signal
internal clock
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61055394A
Other languages
English (en)
Other versions
JPS62211766A (ja
Inventor
Masahiro Sasaki
Koichi Sugyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP61055394A priority Critical patent/JPS62211766A/ja
Publication of JPS62211766A publication Critical patent/JPS62211766A/ja
Publication of JPH0568749B2 publication Critical patent/JPH0568749B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はCPU等に用いられる読み出し回路に
関する。
従来の技術 第3図はこの種の従来の読み出し回路の一例を
示す概略ブロツク図である。
この読み出し回路は、内部クロツクfに同期し
て動作する内部カウンタ1と、非同期リード信号
gと内部クロツクfを入力し、これらから内部カ
ウンタ値iをラツチするタイミングを示すラツチ
タイミング信号hを作り出すタイミング制御回路
2と、ラツチタイミング信号hに従つて内部カウ
ンタ値iをラツチするラツチ回路3と、非同期リ
ード信号gによりラツチ回路3の出直値jをバス
4へ送出するバス・ドライバー5とを有し、非同
期リード信号gによつて内部カウンタ値iがラツ
チ回路3、バス・ドライバー5を通りバス4へバ
ス・ドライバー出力kとして送出されリード動作
が行なわれるようになつていた。
以上のように構成された読み出し回路では第4
図A,Bに示すように、内部クロツクfが立上が
るとこれに応動して内部カウンタ値iが変化す
る。そして、非同期リード信号gが立上がり(第
4図Aでは内部クロツクfの立下がり状態時に、
又、同図Bでは内部クロツクfの立上がり状態時
に非同期リード信号gが立上がる場合を示してい
る。)この信号gのオン状態で、内部クロツクf
の立下がりに同期してラツチタイミング信号hが
オンされる。そして、ラツチタイミング信号hが
オンされることによつて内部カンウンタ値iがラ
ツチされる。そして、これがバスドライバー5を
介して、バスドライバー出力Kとしてバス4へ送
出され初める。この場合、非同期リード信号gが
アクテイブとなつてから内部カウンタ値iがバス
ドライバー出力Kとしてバス4へ出力され初める
までの時間は、第4図A,Bのバスドライバー出
力Kに斜線で示すように内部クロツクfの半同期
以上かかつている。
発明が解決しようとする問題点 しかし、このような読み出し回路では、非同期
リード信号がアクテイブとなつてから内部カウン
タ値がバスへ出力され初めるまでの時間は少なく
とも内部クロツク半周期分、場合によつては1周
期分かかつてしまい、高速なリード動作ができな
いという問題があつた。
この問題は以下の理由で生ずる。すなわち、内
部クロツクに同期して内部カウンタ値を変化させ
るようにしている一方、非同期リード信号がアク
テイブとなり、このアクテイブ状態で内部クロツ
クの動作に同期してラツチタイミング信号を生成
し、このラツチタイミング信号によつて内部カウ
ンタ値をラツチし、これ(第4図A,Bに示す例
ではバス・ドライバー出力k)を出力するように
しているために上記の問題が生じる。
本発明は、上記問題点に鑑みて為されたもの
で、非同期リード信号がアクテイブになつてか
ら、内部カウンタ値がバスへ出力されるまでの時
間が短縮でき、リード動作を迅速に行なうことが
できる読み出し回路を提供することを目的とす
る。
問題点を解決するための手段 本発明は上記目的を達成するため、内部クロツ
クに同期して動作する内部カウンタと、非同期リ
ード信号および内部クロツクを入力し、これらの
信号に基づいて内部カウンタ動作停止信号を作
り、この信号を内部カウンタへ送出するタイミン
グ制御回路と、前記非同期リード信号に従つて内
部カウンタの出力値をバスへ送出するバス・ドラ
イバーとを有したことを特徴とする。
作 用 内部クロツクの立上がり、立下がりのそれぞれ
に同期して内部カウンタのカウント及びタイミン
グ制御回路の内部カウンタ動作停止信号の送出を
行なう。非同期リード信号がアクテイブになり、
同時に、内部クロツクが立上がつた状態で内部カ
ウンタ値はバス・ドライバーを介して出力され
る。内部クロツクは半周期経過すると立下がり、
この立下がりによつて内部カウンタ動作停止信号
が内部カウンタに出力される。このことによつ
て、内部カウンタは動作を停止する。その結果、
先の内部カウンタ値の出力動作が確定し、非同期
リード信号がアクテイブになつてから、内部カウ
ンタの値がバスへ出力されるまでの時間は高々、
クロツクの半周期に抑えられる。
実施例 第1図は本発明の一実施例の読み出し回路を示
す概略ブロツク図である。
この読み出し回路は、非同期リード信号bおよ
び内部クロツクaを入力するタイミング制御回路
11を有している。タイミング制御回路11は、
非同期リード信号bがアクテイブになつた状態
で、内部クロツクaが立下がることによつて内部
カウンタ動作停止信号cをアクテイブするように
なつている。内部カウンタ動作停止信号cは内部
カウンタ12へ送出されるようになつている。内
部カウンタ12は、内部カウンタ動作停止信号c
の他に、内部クロツクaを入力しており、この内
部クロツクaに同期して内部カウンタ値dを変化
するとともに、アクテイブした内部カウンタ動作
停止信号cを受信することによつてカウント動作
を停止するようになつている。内部カウンタ12
にはバス・ドライバー13が接続されている。バ
ス・ドライバー13は非同期リード信号bを入力
し、この非同期リード信号bに応じて内部カウン
タ値dをバス14へバス・ドライバー出力eとし
て送出するようになつている。
このように構成された読み出し回路の動作を第
2図A,Bを参照して説明する。
まず、内部クロツクaが立上がるとこれに応動
して内部カウンタ値dは変化する。内部クロツク
aの半周期で内部クロツクaが立下がつた後、第
2図Aに示すように非同期リード信号bが立上が
る。この後、内部クロツクaが立上がると内部カ
ウンタ値dはバス・ドライバー13を介してバ
ス・ドライバー出力eとしてバス14へ送出され
初める。内部クロツクaが再び立下がると、タイ
ミング制御回路11は内部カウンタ動作停止信号
cをアクテイブする。内部カウンタ12はこの信
号を受けてカウント動作を停止する。すなわち、
これによつて、バス・ドライバー出力eのバス1
4への送出が確定する。この結果、非同期リード
信号bがアクテイブとなつてから、内部カウンタ
値がバスへ出力されるまでの時間は、第2図Aの
バス・ドライバー出力eの斜線で示すように、
高々、内部クロツクaの半周期に抑えられる。
第2図Bには、内部クロツクaが立上がつた状
態で非同期リード信号bがアクテイブになつた場
合の動作例を示している。この場合、非同期リー
ド信号bがアクテイブになると同時にバス・ドラ
イバー出力eがバス14へ出力される。
発明の効果 以上説明したように、本発明は、非同期リード
信号がアクテイブの状態で、内部クロツクに同期
して変化する内部カウンタ値を、内部クロツクに
応動してバスヘ出力する一方、非同期リード信号
の内部クロツクから内部クロツク動作停止信号を
作り出し、これによつて内部カウンタの動作を停
止するようにしているので、非同期リード信号が
アクテイブになつてから、内部カウンタの値がバ
スへ出力されるまでの時間は、最大、内部クロツ
ク半周期に抑えられ、迅速にリード動作を行なう
ことができる。
【図面の簡単な説明】
第1図は、本発明の一実施例の読み出し回路を
示す概略ブロツク図、第2図Aは非同期リード信
号が内部クロツクの立下がり時にアクテイブにな
つた場合の第1図に示す読み出し回路の波形図、
第2図Bは非同期リード信号が内部クロツクの立
上がり時にアクテイブになつた場合の第1図に示
す読み出し回路の波形図、第3図は従来の読み出
し回路の一例を示す概略ブロツク図、第4図Aは
非同期リード信号が内部クロツクの立下がり時に
アクテイブになつた場合の第3図に示す読み出し
回路の波形図、第4図Bは非同期リード信号が内
部クロツクの立上がり時にアクテイブになつた場
合の第3図に示す読み出し回路の波形図である。 11……タイミング制御回路、12……内部カ
ウンタ、13……バス・ドライバー、14……バ
ス。

Claims (1)

    【特許請求の範囲】
  1. 1 非同期リード信号および内部クロツク信号を
    入力し、これから内部カウンタ動作停止信号を作
    り出すタイミング制御回路と、前記内部クロツク
    信号を入力して、この信号に同期して内部カウン
    タ値を変化するとともに、内部カウンタ動作停止
    信号を入力し、この信号に応じてカウント動作を
    停止する内部カウンタと、前記非同期リード信号
    および前記内部カウンタ値を入力し、非同期リー
    ド信号によつて内部カンウンタ値をバスへ出力す
    るバス・ドライバーとを備えた読み出し回路。
JP61055394A 1986-03-13 1986-03-13 読み出し回路 Granted JPS62211766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61055394A JPS62211766A (ja) 1986-03-13 1986-03-13 読み出し回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61055394A JPS62211766A (ja) 1986-03-13 1986-03-13 読み出し回路

Publications (2)

Publication Number Publication Date
JPS62211766A JPS62211766A (ja) 1987-09-17
JPH0568749B2 true JPH0568749B2 (ja) 1993-09-29

Family

ID=12997304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61055394A Granted JPS62211766A (ja) 1986-03-13 1986-03-13 読み出し回路

Country Status (1)

Country Link
JP (1) JPS62211766A (ja)

Also Published As

Publication number Publication date
JPS62211766A (ja) 1987-09-17

Similar Documents

Publication Publication Date Title
JPH0568749B2 (ja)
KR960016809B1 (ko) 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로
JPS6316711A (ja) タイミング装置
JPH04239816A (ja) 双方向入出力信号分離回路
JP2666429B2 (ja) 微分回路
JPS6055916B2 (ja) タイミング回路
JP2554064B2 (ja) パルス数計数方式
JPH07104851B2 (ja) データ処理装置
JPH0767288B2 (ja) サイリスタ・インバ−タのゲ−トパルス制御装置
JPH0430815Y2 (ja)
JPS5934188Y2 (ja) 信号入力回路
JPS605492A (ja) 半導体メモリ装置のアドレスバツフア回路
JPH0332115Y2 (ja)
JP2664109B2 (ja) リアルタイムポート
JP2638337B2 (ja) エラーカウンタ回路
JP2693798B2 (ja) 制御信号発生回路
JPS6313195A (ja) 高速メモリ装置
JPH04135309A (ja) 単安定マルチバイブレータ回路
JPS601644B2 (ja) タイミングパルス発生回路
JPH0427730B2 (ja)
JPH045292B2 (ja)
JPH054052U (ja) Ic試験装置の波形制御回路
JPS62177465A (ja) 試験信号発生回路
JPS6349933B2 (ja)
JPH0537390A (ja) データ処理信号生成回路