JP2575920Y2 - 切替情報発出回路 - Google Patents

切替情報発出回路

Info

Publication number
JP2575920Y2
JP2575920Y2 JP1991022430U JP2243091U JP2575920Y2 JP 2575920 Y2 JP2575920 Y2 JP 2575920Y2 JP 1991022430 U JP1991022430 U JP 1991022430U JP 2243091 U JP2243091 U JP 2243091U JP 2575920 Y2 JP2575920 Y2 JP 2575920Y2
Authority
JP
Japan
Prior art keywords
selector
flip
flop
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1991022430U
Other languages
English (en)
Other versions
JPH04112539U (ja
Inventor
典之 朝倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1991022430U priority Critical patent/JP2575920Y2/ja
Publication of JPH04112539U publication Critical patent/JPH04112539U/ja
Application granted granted Critical
Publication of JP2575920Y2 publication Critical patent/JP2575920Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】本考案はデイジタル通信に係わ
り、特に切替情報発生回路に関するものである。
【0002】
【従来の技術】従来の切替情報発生回路の一例を図2に
示し説明する。この図2において、21は切替部を有す
るディジタル通信装置、22は切替情報を発出するため
の切替情報発出部である。そして、従来の切替情報発出
回路はこの図2に示すように、切替情報を発出するため
の切替情報発出部22と、切替部23およびフリップフ
ロップ25を有するディジタル通信装置21およびこの
2つのブロック間を通信するアラーム収集トリガ27,
出力セレクタ信号26から構成されている。24は切替
部23のセレクタ情報を示すセレクタ信号である。
【0003】つぎに動作について説明する。まず、切替
部23およびフリップフロップ25を有するディジタル
通信装置21では、切替部23のセレクタ情報を示すセ
レクタ信号24をフリップフロップ25のデータ信号と
して入力する。つぎに、このフリップフロップ25は切
替情報発出部22からのアラーム収集トリガ27をクロ
ックとして入力することにより、このアラーム収集トリ
ガ27が入力されたときのセレクタ信号24を、出力セ
レクタ信号26として送出する。
【0004】
【考案が解決しようとする課題】この従来の切替情報発
生回路では、アラーム収集トリガが入力されたときのセ
レクタ情報を出力セレクタ信号として送出しているた
め、アラーム収集トリガ周期内にセレクタ状態が変化し
ている場合でも、トリガが入力された時点で前トリガと
同じセレクタ状態ならば切替情報を発出するための切替
情報発出部では、セレクタの変化を認識できず、切替情
報が発出できないという課題があった。
【0005】
【課題を解決するための手段】本考案の切替情報発出回
路は、通常時には「L」レベルを出力し、セレクタ信号
の「L」レベルから「H」レベルへの変化から、その変
化が発生したトリガ周期の終了まで「H」レベルをラッ
チ出力する第1のフリップフロップと、通常時には
「H」レベルを出力し、セレクタ信号の「H」レベルか
ら「L」レベルへの変化から、その変化が発生したトリ
ガ周期の終了まで「L」レベルをラッチ出力する第2の
フリップフロップと、トリガ周期ごとにセレクタ信号を
ラッチ出力する第3のフリップフロップと、第3のフリ
ップフロップの出力が「L」レベルの場合には第1のフ
リップフロップの出力をセレクタ出力信号として選択出
力し、第3のフリップフロップの出力が「H」レベルの
場合には第2のフリップフロップの出力をセレクタ出力
信号として選択出力するセレクタとを備えるものであ
る。
【0006】
【作用】本考案においては、アラーム収集周期内のセレ
クタ信号の変化をアラーム収集トリガ入力まで双方向ラ
ッチする。
【0007】
【実施例】図1は本考案による切替情報発生回路の一実
施例を示したブロック図である。この図1において、1
は切替部を有するディジタル通信装置、2は切替情報を
発出する切替情報発出部である。そして、ディジタル通
信装置1における3は切替部、4はこの切替部3のセレ
クタ情報を示すセレクタ信号、5はこのセレクタ信号4
の「L」から「H」への変化をラッチするフリップフロ
ップ、6はセレクタ信号4の「H」から「L」への変化
をラッチするフリップフロップ、8はこれらフリップフ
ロップ5とフリップフロップ6の出力を選択するセレク
タである。7は切替部3のセレクタ情報を示すセレクタ
信号4をD入力とし、Q出力は遅延線9を介してセレク
タ8のセレクト端子Sに供給するフリップフロップ、1
0はセレクタ8のY端子から出力される出力セレクタ信
号を示し、11は切替情報発出部2からディジタル通信
装置1のフリップフロップ5〜7の各クロック端子Cに
供給されるアラーム収集トリガを示す。
【0008】図3は図1および図2の動作説明に供する
セレクタ信号のタイムチャートで、(a)はアラーム収
集トリガ11を示したものであり、(b)はセレクタ信
号4、(c)は出力セレクタ信号10、(d)は従来例
の出力セレクタ信号26を示したものである。そして、
図3の(a)における(イ)はアラーム収集周期を示
し、図3の(b)における(ロ),(ハ)はアラーム収
集周期内の変化を示す。
【0009】つぎに図1に示す実施例の動作を図3を参
照して説明する。まず、本考案の切替情報発出回路は切
替部3を有するディジタル通信装置1において、切替部
3のセレクタ情報を示すセレクタ信号4をフリップフロ
ップ5のセット端子Sに接続することにより、フリップ
フロップ5のクロックとして使用しているアラーム収集
トリガ11のアラーム収集周期(図3の(a)の(イ)
参照)内にLレベルからHレベルへ変化するセレクタ信
号4(図3の(b)の(ロ)参照)に対し、トリガ入力
までHレベルへラッチさせ、また、同様に、フリップフ
ロップ6のリセット端子Rに反転させたセレクタ信号4
を接続することにより、HレベルからLレベルへ変化す
るセレクタ信号4をトリガ入力までLレベルへラッチさ
せる(図3の(b)の(ハ)参照)。
【0010】つぎに、この2つの信号、すなわち、フリ
ップフロップ5,6の各Q出力を入力とするセレクタ8
のセレクト端子Sの状態がLレベルの場合には、フリッ
プフロップ5の出力を出力セレクタ信号10として送信
し、セレクト端子Sの状態がHレベルの場合にはフリッ
プフロップ6の出力を出力セレクタ信号10として送信
させる構成になっている。ここで、セレクタ8のセレク
ト端子Sに、セレクタ信号4を入力としアラーム収集ト
リガ11をクロック入力Cとするフリップフロップ7の
Q出力を制御信号として接続することで、図3の(c)
に示す出力セレクタ信号10が得られる。したがって、
切替情報を発出するための切替情報発出部2で、アラー
ム収集周期内の切替,切戻し動作まで判断でき、従来例
と同一情報量1ビットで、切替情報を発生することがで
きる。
【0011】
【考案の効果】以上説明したように本考案の切替情報発
出回路は、アラーム収集周期内のセレクタ信号の変化を
アラーム収集トリガ入力まで双方向ラッチするようにし
たので、同一情報量でアラーム収集周期内の切替,切戻
しに対する切替情報も発出できるという効果を有する。
【図面の簡単な説明】
【図1】本考案による切替情報発出回路の一実施例を示
したブロック図である。
【図2】従来の切替情報発出回路の一例を示したブロッ
ク図である。
【図3】図1および図2の動作説明に供するセレクタ信
号のタイムチャートである。
【符号の説明】
1 ディジタル通信装置 2 切替情報発出部 3 切替部 4 セレクタ信号 5〜7 フリップフロップ 8 セレクタ 9 遅延線 10 出力セレクタ信号 11 アラーム収集トリガ

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】 アラーム収集トリガ信号のトリガ周期に
    基づいて、切替部からのセレクタ信号をセレクタ出力信
    号として出力するディジタル通信装置において、通常時には「L」レベルを出力し、セレクタ信号の
    「L」レベルから「H」レベルへの変化から、その変化
    が発生したトリガ周期の終了まで「H」レベルをラッチ
    出力する第1のフリップフロップと、 通常時には「H」レベルを出力し、セレクタ信号の
    「H」レベルから「L」レベルへの変化から、その変化
    が発生したトリガ周期の終了まで「L」レベルをラッチ
    出力する第2のフリップフロップと、 トリガ周期ごとにセレクタ信号をラッチ出力する第3の
    フリップフロップと、 第3のフリップフロップの出力が「L」レベルの場合に
    は第1のフリップフロップの出力をセレクタ出力信号と
    して選択出力し、第3のフリップフロップの出力が
    「H」レベルの場合には第2のフリップフロップの出力
    をセレクタ出力信号として選択出力するセレクタと を備
    えることを特徴とする切替情報発出回路。
JP1991022430U 1991-03-15 1991-03-15 切替情報発出回路 Expired - Lifetime JP2575920Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991022430U JP2575920Y2 (ja) 1991-03-15 1991-03-15 切替情報発出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991022430U JP2575920Y2 (ja) 1991-03-15 1991-03-15 切替情報発出回路

Publications (2)

Publication Number Publication Date
JPH04112539U JPH04112539U (ja) 1992-09-30
JP2575920Y2 true JP2575920Y2 (ja) 1998-07-02

Family

ID=31907931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991022430U Expired - Lifetime JP2575920Y2 (ja) 1991-03-15 1991-03-15 切替情報発出回路

Country Status (1)

Country Link
JP (1) JP2575920Y2 (ja)

Also Published As

Publication number Publication date
JPH04112539U (ja) 1992-09-30

Similar Documents

Publication Publication Date Title
JP2575920Y2 (ja) 切替情報発出回路
JP2641276B2 (ja) 2段式同期装置
US6134288A (en) Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals
JPS6318202Y2 (ja)
KR0168010B1 (ko) 교환기의 듀얼톤 주파수 송출에 있어 원포인트 제어방법 및 회로
JP2807533B2 (ja) クロックボーレイト生成回路
JP2693798B2 (ja) 制御信号発生回路
US5349620A (en) Timer access control apparatus
JP2557703B2 (ja) モード設定回路
JP3334466B2 (ja) パラレル/シリアル変換回路
JP3374535B2 (ja) ボタン電話装置
JPH11288330A (ja) 設定機能付き集積回路
JP2534487B2 (ja) パルス発生回路
JP2867480B2 (ja) メモリ切替回路
JP2716282B2 (ja) 切替回路
JP3308311B2 (ja) 電話装置の選択信号送出回路及びこれを含む電話装置
JPS63248243A (ja) 遅延時間判定器
JPH0724832Y2 (ja) 送受信自動切換回路
JPS6246913B2 (ja)
JPH05315971A (ja) シリアル−パラレル変換回路
JPS6156512A (ja) カウンタ回路
JPH02288796A (ja) リモコン送信用集積回路
JPH03254469A (ja) ディスクコントローラとデータセパレータの接続回路
JPS6282820A (ja) 比較回路
JPH02117735U (ja)