JPS6130774B2 - - Google Patents
Info
- Publication number
- JPS6130774B2 JPS6130774B2 JP14052480A JP14052480A JPS6130774B2 JP S6130774 B2 JPS6130774 B2 JP S6130774B2 JP 14052480 A JP14052480 A JP 14052480A JP 14052480 A JP14052480 A JP 14052480A JP S6130774 B2 JPS6130774 B2 JP S6130774B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- bit
- split
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はNRZ形式のデータからスプリツトフエ
ーズ形式のデータをソフトウエアで生成する方式
に関するものである。
ーズ形式のデータをソフトウエアで生成する方式
に関するものである。
従来NRZ形式のデータからスプリツトフエーズ
形式のデータを生成する場合NRZ形式のデータが
“１”であれば“01”と変換し、“０”であれば
“10”と１ビツトのデータを２ビツトのデータに
変換していた。しかしかゝる方法においてはNRZ
データの変換にあたりそのデータ“１”であるか
“０”であるかを判定しなければならずまた変換
のためにプログラムが必要となり且つ処理時間を
短縮する点において不都合であつた。
形式のデータを生成する場合NRZ形式のデータが
“１”であれば“01”と変換し、“０”であれば
“10”と１ビツトのデータを２ビツトのデータに
変換していた。しかしかゝる方法においてはNRZ
データの変換にあたりそのデータ“１”であるか
“０”であるかを判定しなければならずまた変換
のためにプログラムが必要となり且つ処理時間を
短縮する点において不都合であつた。
本発明の目的はプログラムが簡素化され処理時
間の短縮化されたスプリツトフエーズ形式がデー
タ生成方式を提供することにある。
間の短縮化されたスプリツトフエーズ形式がデー
タ生成方式を提供することにある。
本発明によればNRZ形式のデータからスプリツ
トフエーズ形式のデータを生成する方式におい
て、前記NRZ形式のデータを第１のレジススタに
設定するとともに処理すべきビツト数をビツトカ
ウンタに設定し、前記第１のレジスタに設定され
たデータを反転したものを第２のレジスタに設定
し、前記第２のレジスタの内容を左に１ビツトシ
フトして押し出されたビツトをスプリツトフエー
ズ形式データレジスタに右からシフトインして格
納し、前記第１のレジスタの内容を左に１ビツト
シフトして押し出されたビツトを前記スプリツト
フエーズ形式データレジスタに右からシフトイン
して格納し、前記ビツトカウンタの内容から
“１”を減じ前記第１、第２のレジタの内容の左
シフトとその押し出されたデータの格納を前記ビ
ツトカウンタの内容が“０”になるまで行なつて
スプリツトフエーズ形式データ生成を行なうこと
を特徴とするスプリツトフエーズ形式データ生成
方式が提案される。
トフエーズ形式のデータを生成する方式におい
て、前記NRZ形式のデータを第１のレジススタに
設定するとともに処理すべきビツト数をビツトカ
ウンタに設定し、前記第１のレジスタに設定され
たデータを反転したものを第２のレジスタに設定
し、前記第２のレジスタの内容を左に１ビツトシ
フトして押し出されたビツトをスプリツトフエー
ズ形式データレジスタに右からシフトインして格
納し、前記第１のレジスタの内容を左に１ビツト
シフトして押し出されたビツトを前記スプリツト
フエーズ形式データレジスタに右からシフトイン
して格納し、前記ビツトカウンタの内容から
“１”を減じ前記第１、第２のレジタの内容の左
シフトとその押し出されたデータの格納を前記ビ
ツトカウンタの内容が“０”になるまで行なつて
スプリツトフエーズ形式データ生成を行なうこと
を特徴とするスプリツトフエーズ形式データ生成
方式が提案される。
以下本発明にかゝる方式の実施例について図面
により詳細に説明する。
により詳細に説明する。
第１図は本発明にかゝる方式のステツプを説明
するためのフローチヤートを示す。第１図におい
ては４ビツトのNRZ形式のデータが第１のレジス
タ１に格納されておりそれを８ビツトのスプリツ
トフエーズ形式のデータに変換する場合について
説明する。
するためのフローチヤートを示す。第１図におい
ては４ビツトのNRZ形式のデータが第１のレジス
タ１に格納されておりそれを８ビツトのスプリツ
トフエーズ形式のデータに変換する場合について
説明する。
(i) まず処理すべきビツト数をビツトカウンタに
セツトする。この場合はレジスタ１には処理す
べき４ビツトのNRZ形式のデータが格納されて
いるのでビツトカウンタに設定する値は４であ
る。
セツトする。この場合はレジスタ１には処理す
べき４ビツトのNRZ形式のデータが格納されて
いるのでビツトカウンタに設定する値は４であ
る。
(ii) レジスタ１の内容を反転したものをレジスタ
２に格納する。
２に格納する。
(iii) レジススタ２の内容を左に１ビツトシフトし
押し出された１ビツトをスプリツト形式データ
レジスタ３に右からシフトインして格納する。
押し出された１ビツトをスプリツト形式データ
レジスタ３に右からシフトインして格納する。
(iv) レジスタ１の内容を左に１ビツトシフトし押
し出された１ビツトをスプリツト形式データレ
ジスタ３に右からシフトインして格納する。
し出された１ビツトをスプリツト形式データレ
ジスタ３に右からシフトインして格納する。
(v) １ビツト分の変換が終了したのでビツトカウ
ンタの内容から“１”を引く。
ンタの内容から“１”を引く。
(vi) 引いた結果ビツトカウンタが“０”でなけれ
ばステツプ(iii)にもどつて次のビツトの変換を続
けて行なう。
ばステツプ(iii)にもどつて次のビツトの変換を続
けて行なう。
(vii) 引いた結果ビツトカウンタが“０”であれば
全ビツトの変換が終了したことを意味し、その
ときスプリツト形式データレジスタには７ビツ
トのNRZ方式から変換された８ビツトのスプリ
ツト形式のデータが格納される。
全ビツトの変換が終了したことを意味し、その
ときスプリツト形式データレジスタには７ビツ
トのNRZ方式から変換された８ビツトのスプリ
ツト形式のデータが格納される。
つぎに第１図のフローチヤートをブロツク図で
実現したものが第２図である。第２図において１
１，１２は並列入力直列出力シフトレジスタ、１
３はＤ型フリツプフロツプ、１４はデータセレク
タ、１５はブリセツタブルダウンカウンタ、１６
は直列入力並列出力シフトレジスタ、１７はゲー
トである。
実現したものが第２図である。第２図において１
１，１２は並列入力直列出力シフトレジスタ、１
３はＤ型フリツプフロツプ、１４はデータセレク
タ、１５はブリセツタブルダウンカウンタ、１６
は直列入力並列出力シフトレジスタ、１７はゲー
トである。
つぎに第２図のブロツクの動作を第３図の各部
波形を参照しつゝ説明する。
波形を参照しつゝ説明する。
まずNRZデータをレジススタ１１にセツトする
とともにその反転したデータをしレジスタ１２に
セツトする。これらNRZデータをセツトするとと
もに第３図ａに示すライトパルスによりダウンカ
ウンタ１５をセツトする。ダウンカウタ１５をセ
ツトするとそれによりゲート１７が開きクロツク
パルスが動作しはじめる。このクロツクパルスを
第３図ｂに示し、第３図ｃはそのクロツクパルス
がフリツプフロツプ１３により分周されてレジス
タ１１および１２に供給されレジスタ１１および
１２にセツトされたデータはシリアルに出力され
てデータセレクタ１４に送られる。この出力デー
タを第３図ｄおよびｅに示す。データセレクタ１
４に入力されたデータはデータセレクタのＣ端子
に入力されたクロツク信号により入力データＡ，
Ｂが切換えられて出力される。この出力波形を第
３図ｆに示す。この出力はシフトレジスタ１６に
シリアルに入力し、全ビツト整うとリードタイミ
ングフラツグが立つのでスプリツト形式データと
して読み出される。この波形を第３図ｇに示す。
とともにその反転したデータをしレジスタ１２に
セツトする。これらNRZデータをセツトするとと
もに第３図ａに示すライトパルスによりダウンカ
ウンタ１５をセツトする。ダウンカウタ１５をセ
ツトするとそれによりゲート１７が開きクロツク
パルスが動作しはじめる。このクロツクパルスを
第３図ｂに示し、第３図ｃはそのクロツクパルス
がフリツプフロツプ１３により分周されてレジス
タ１１および１２に供給されレジスタ１１および
１２にセツトされたデータはシリアルに出力され
てデータセレクタ１４に送られる。この出力デー
タを第３図ｄおよびｅに示す。データセレクタ１
４に入力されたデータはデータセレクタのＣ端子
に入力されたクロツク信号により入力データＡ，
Ｂが切換えられて出力される。この出力波形を第
３図ｆに示す。この出力はシフトレジスタ１６に
シリアルに入力し、全ビツト整うとリードタイミ
ングフラツグが立つのでスプリツト形式データと
して読み出される。この波形を第３図ｇに示す。
第４図は他のブロツク図の１例を示す。図にお
いて２１および２２は並直列変換回路、２３は反
転回路、２４は切換回路、２５は直並列変換回
路、２６はタイミングクロツク発生回路、２７は
カウンタ回路である。図において回路２１，２２
は第２図の回路１１，１２に、回路２４は第２図
の回路１８に、回路２４は第２図の回路１４に、
回路２５，２６，２７は第１図の回路１６，１３
および１５のそれぞれ対応する。
いて２１および２２は並直列変換回路、２３は反
転回路、２４は切換回路、２５は直並列変換回
路、２６はタイミングクロツク発生回路、２７は
カウンタ回路である。図において回路２１，２２
は第２図の回路１１，１２に、回路２４は第２図
の回路１８に、回路２４は第２図の回路１４に、
回路２５，２６，２７は第１図の回路１６，１３
および１５のそれぞれ対応する。
第４図において並直列変換回路２１および２２
にセツトされたデータを切換回路２４を介して交
互に切換しその出力を直並列変換回路２５にラツ
チする。カウンター２７が所定の値になつたとき
にデータリードタイミングがセツトされ回路２５
の出力を読取ることによりスプリツトフエーズ形
式データを得ることができる。
にセツトされたデータを切換回路２４を介して交
互に切換しその出力を直並列変換回路２５にラツ
チする。カウンター２７が所定の値になつたとき
にデータリードタイミングがセツトされ回路２５
の出力を読取ることによりスプリツトフエーズ形
式データを得ることができる。
以上詳細に説明したごとく本発明によればスプ
リツトフエーズ形式をソフトウエアで実現する場
合従来の方式に比べ判定部分が不要となるためプ
ログラムの簡素化および処理時間の短縮化が可能
となる。
リツトフエーズ形式をソフトウエアで実現する場
合従来の方式に比べ判定部分が不要となるためプ
ログラムの簡素化および処理時間の短縮化が可能
となる。
第１図は本発明にかゝるスプリツトフエーズ形
式データ生成方式を説明するためのブロツク図、
第２図は本発明にかゝる方式の動作を説明するた
めのブロツク図、第３図は第２図のブロツク図の
動作説明図、第４図は本発明にかゝる方式の動作
を説明するための他のブロツク図である。 第１図において１が第１のレジスタ、２が第２
のレジスタ、３がスプリツトフエーズ形式データ
レジスタである。
式データ生成方式を説明するためのブロツク図、
第２図は本発明にかゝる方式の動作を説明するた
めのブロツク図、第３図は第２図のブロツク図の
動作説明図、第４図は本発明にかゝる方式の動作
を説明するための他のブロツク図である。 第１図において１が第１のレジスタ、２が第２
のレジスタ、３がスプリツトフエーズ形式データ
レジスタである。
Claims (1)
- １ NRZ形式のデータからスプリツトフエーズ形
式のデータを生成する方式において、前記NRZ形
式のデータを第１のレジススタに設定するととも
に処理すべきビツト数をビツトカウンタに設定
し、前記第１のレジタに設定されたデータを反転
したものを第２のレジスタに設定し、前記第２の
レジスタの内容を左に１ビツトシフトして押し出
されたビツトをスプリツトフエーズ形式データレ
ジスタに右からシフトインして格納し、前記第１
のレジスタの内容を左に１ビツトシフトして押し
出されたビツトを前記スプリツトフエーズ形式デ
ータレジスタに右からシフトインして格納し、前
記ビツトカウンタの内容から“１”を減じ前記第
１、第２のレジスタの内容の左シフトとその押し
出されたデータの格納を前記ビツトカウンタの内
容が“０”になるまで行なつてスプリツトフエー
ズ形式データ生成を行なうことを特徴とするスプ
リツトフエーズ形式データ生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14052480A JPS5765047A (en) | 1980-10-09 | 1980-10-09 | Split phase type data generating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14052480A JPS5765047A (en) | 1980-10-09 | 1980-10-09 | Split phase type data generating system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5765047A JPS5765047A (en) | 1982-04-20 |
| JPS6130774B2 true JPS6130774B2 (ja) | 1986-07-16 |
Family
ID=15270665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14052480A Granted JPS5765047A (en) | 1980-10-09 | 1980-10-09 | Split phase type data generating system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5765047A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634342B2 (ja) * | 1990-12-28 | 1994-05-02 | 松下電器産業株式会社 | 短時間用テープカセット |
-
1980
- 1980-10-09 JP JP14052480A patent/JPS5765047A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5765047A (en) | 1982-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0416513A2 (en) | Fifo memory device | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| EP0393716B1 (en) | Delay circuit | |
| US3185825A (en) | Method and apparatus for translating decimal numbers to equivalent binary numbers | |
| JPS6130774B2 (ja) | ||
| US4342027A (en) | Radix conversion system | |
| US5379038A (en) | Parallel-serial data converter | |
| JPS59229779A (ja) | 直・並・直形集積メモリ回路 | |
| US4342026A (en) | Number conversion apparatus | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPH088514B2 (ja) | ディジタル相関装置 | |
| KR920004439Y1 (ko) | 데이타 변환회로 | |
| JP2577797B2 (ja) | 画素密度変換回路 | |
| JPS6013335B2 (ja) | デイジタル・アナログ変換器 | |
| JPH06188635A (ja) | 任意波形発生装置 | |
| JPH0879012A (ja) | ディジタルフィルタ | |
| SU1166173A1 (ru) | Устройство дл цифровой магнитной записи в двоично-дес тичном коде | |
| SU622202A1 (ru) | Устройство преобразовани кодов | |
| SU1057941A1 (ru) | Сумматор по модулю три | |
| JP2722463B2 (ja) | アドレス制御装置 | |
| SU490265A1 (ru) | Экстраполирующий преобразователь кода в частоту | |
| JPH0546579B2 (ja) | ||
| JP2536489B2 (ja) | 圧縮デ−タ復号化装置 | |
| SU450163A1 (ru) | К-значный фазоимпульсный сумматор | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 |