SU450163A1 - К-значный фазоимпульсный сумматор - Google Patents
К-значный фазоимпульсный сумматорInfo
- Publication number
- SU450163A1 SU450163A1 SU1617208A SU1617208A SU450163A1 SU 450163 A1 SU450163 A1 SU 450163A1 SU 1617208 A SU1617208 A SU 1617208A SU 1617208 A SU1617208 A SU 1617208A SU 450163 A1 SU450163 A1 SU 450163A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- cell
- information
- circuit
- shift register
- transfer
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к области вычислительной техники, а может быть применено в автоматике и в приборостроении.
Известны схемы К-значных сумматоров, содержащие два двоичных динамических триггера , схему «Запрет, двухтактный кольцевой регистр сдвига и формирователь фазоимпульсных кодов суммы и переноса. Однако такие схемы содержат соединение большого количества элементов различных типов и наименований , что приводит к сложным алгоритмам выполнени операций многозначного суммировани .
Цель изобретени заключаетс в уменьшении количества элементов, составл ющих схему сумматора, и упрощении алгоритма выполнени операции суммировани .
Эта цель достигаетс путем использовани феррит-транзисторных чеек (ФТЯ), соединенных в специальную схему, выполн ющую операцию суммировани двух слагаемых и переноса из предыдущего разр да. Эта схема содержит входные шины слагаемых, подсоединенных к единичным установочным входам соответствующих динамических триггеров, выходы которых через схему «Запрет соединены с щиной сдвига двухтактного кольцевого регистра и входной щиной переноса. Выходы разр дов кольцевого регистра сдвига соедин ютс с соответствующими входами записи формировател фазоимпульсного кода суммы и переноса, а выходы последнего вл ютс выходами суммы и переноса соответственно.
Схема к-значного фазоимпульсного сумматора изображена на чертеже.
К-значный фазоимпульсный сумматор представл ет собой схему, содержащую (3k + 9) ФТЯ- Сумматор имеет входы двух слагаемых Xi и Х2 и переноса и выходы суммы 2 и переноса Рг. Вход первого слагаемого подсоединен к установочному входу по записи динамического триггера на чейках 1 и 2.
Вход второго слагаемого подсоединен к установочному входу по записи динамического триггера на чейках 3 и 4. Вход переноса из предыдущего разр да подсоединен к схеме сборки. на выходе устройства «Запрет. Динамические триггеры имеют общий вход установки в нулевое состоние тактом т . ГЦины посто нных тактов подсоединены к обмоткам ФТЯ динамических триггеров таким образом, что Б нулевом состо нии все динамические триггеры генерируют импульсы по такту та
(инициирующие чейки 2 и 4), а в единичном состо нии (инициирующ,ие чейки 1 и 3) генерируют импульсы, соответственно, по тактам Т4 и Тб. Выходы динамических триггеров объедин ютс в схему сборки и подсоедин ютс
на обмотки считывани верхней и нижней чеек 5 и б устройства, выполн ющего функцию «Запрет по TI, на обмотки записи которых подсоединены шины посто нных тактов тз и ТБ, а выход объединен схемой сборки с входом переноса из предыдущего разр да.
Таким образом, динамические триггеры, устройство «Запрет и схемы сборок преобразуют информацию входных переменных в число импульсов. Выход устройства преобразовани подсоединен к обмоткам считывани ФТ51 верхнего р да двухтактного кольцевого регистра сдвига.
Схема регистра сдвига содержит 2/fe чеек 7, 8, 9, ..., (2Й+5), (2A-f6), соединенных в кольцо по обмоткам записи. К входу записи первой чейки 7 регистра подсоединена шина редкого такта начальной установки tj . К нижнему р ду ФТЯ регистра сдвига через эмиттерные входы нодсоединена схема управлени сдвигом информации (2fe + 9). На обмотки считывани нижнего р да ФТЯ регистра сдвига и ФТЯ управлени сдвигом подсоединены шины посто нных тактов TI, TS и Т7 и шина редкого такта т. На обмотку записи чейки управлени сдвигом информации регистра подсоединены шины посто нного такта Т4 и Тб и шина редкого такта т:, а на обмотку гашени - шина редкого такта Tj.
К нижнему р ду ФТЯ регистра сдвига через эмиттерные входы подсоединена схема управлени вывода результата (2fe+10). К обмотке записи чейки управлени вывода нодсоединена шина редкого такта т| , а к обмотке считывани - шина редкого такта т| . Линии св зи чейки управлени вывода информации со схемой сборки и эмиттерным входом каждой ФТЯ нижнего р да чеек регистра сдвига но токовому принципу подсоединены к обмоткам записи ФТЯ устройства формировани фазоимпульсного кода результата операции суммировани (),
(2fe+12) (3fe + 8), (). Лини св зи
чейки унравлени работой регистра св зи с эмиттерным входом чейки (2k+Q) по токовому принципу нодсоединена к обмотке записи чейки (2Й + 7) схемы формировани переноса в старший разр д.
Схема переноса в старший разр д содержит две ФТЯ (2k+7) и (). Выход чейки (2 + 7) подсоединен к обмотке записи чейки (2fe-+-8) задержки переноса до следующего цифрового периода. К обмотке считывани схемы подсоединены шины редких тактов (к
и - к чейке
чейке (2k+7) (2k + 8).
К обмоткам считывани верхнего р да ФТЯ регистра сдвига подсоединен выход устройства преобразовани информации в число импульсов . К обмоткам считывани верхнего р да ФТЯ регистра сдвига дл выполнени онерации вывода результата и гашени информации в регистре подсоединены шины редких тактов тй и -cl
о
Схема устройства формировани фазоимпульсного кода результата содержит (k-1) ФТЯ (2fe+ll), (), ..., (З/г+8), (3k+9).
На обмотки записи ФТЯ подсоединены соответствующие линии св зи от схемы управлени вывода результата. Кажда лини св зи соответствует определенному значению результата . На обмотки считывани подсоединены соответствующие шины редких тактов з 1 з з Выходы чеек устройства формировани фазоимпульсного кода резульg тата подсоединены к схемам сборки. Выход последней схемы сборки устройства вл етс выходом к-значного фазоимпульсного сумматора .
Слагаемые, поступающие на входы к-значQ ного фазоимпульсного сумматора, представлены в фазоимпульсной форме, нричем каждому нз к возможных значений (О, 1, 2, ..., (k-1) соответствует наличие импульса тока по соответствующему такту (t|, , 3 )
5 3 )Дл нормального суммировани информации все слагаемые подаютс в одном цифровом периоде, а результат операции получаетс в следующем цифровом периоде, кроме нулевого значени результата (нулевое значение результата выводитс в том же цифровом периоде ).
За цифровой период принимаетс временный интервал между двум токовыми импульсами редкого такта tj в генераторе тактовых импульсов. За тактовый период принимаетс временной интервал между двум токовыми импульсами посто нного такта ть Количество тактовых периодов, необходимых дл нравиль0 ной работы сумматора, равно k (k - значность системы счислени ). Количество тактов в тактовом периоде, необходимых дл правильной работы сумматора, равно «8. Такты, новтор емые в каждом тактовом периоде, называютс посто нными и обозначаютс как TI, а такты, повтор емые в каждом цифровом периоде только один раз и в определенном тактовом периоде называютс редкими и обозначаютс как Tj ,
Работу схемы можно нроследить на примере сложени двух чисел Xi 4, 2 и переноса Рг-1 1.
Пусть й 5, перед вынолнением операции суммировани динамические триггера наход тс в нулевом состо нии, устройство «Запрет - в запертом состо нии, так как по такту t| поступил импульс гашени . В регистр сдвига, в чейку 7, произведена начальна установка по такту т| . Код числа Xi 4
предусматривает по вление токового импульса по такту т, по такту т| и l по
такту . Но по такту TJ все динамические
тригеры срабатывают и считывают информацию чеек 5 и 6. На выходе схемы «Запрет
импульс не по вл етс , так как схема «Запрет погашена по такту ть По такту tg записываетс информаци в чейку 1 - первое слагаемое. По такту i динамический триггер срабатывает и считывает информацию схемы «Запрет, подготовленную к работе по такту Тз. Выход чейки 6 считывает единичку информации из чейки 7 регистра сдвига, котора записываетс в чейку 8 нижнего р да регистра по такту Т4. Ячейка управлени сдвигом (2 + 9) подготовлена к работе тактом Т4, и следующий посто нный такт TS считывает информацию двухъ русной схемы из чеек 8 и (2k + 9). Токовый импульс переводит в единичное состо ние чейку 9 верхнего р да регистра сдвига. По посто нному такту TS происходит формирование состо ни первого динамического триггера, а по Тб - чейки (2/2 + 9). Так как в ФТЯ нижнего р да регистра информаци отсутствует, посто нным тактом т гаситс информаци чейки управлени сдвигом (2/ + 9). В следующих втором и третьем тактовых периодах схема работает аналогично описанному выще.
В (k-1) четвертом тактовом периоде динамический триггер на чейках 3 и 4 переводитс в единичное состо ние кодом числа 2 1. Инициирующей чейкой становитс чейка 3. Это вызывает по вление токовых импульсов на входе схемы «Запрет в (k-1) период по тактам Т4 и . Так как перед по влением каждого импульса со схемы сборки устройство «Запрет посто нными тактами тз и ts устанавливаетс в рабочее состо ние, то на выходе чейки 6 по вл ютс токовые импульсы по тактам t и , которые объедин ютс на схеме сборки с токовым импульсом переноса по такту и с помощью нижнего р да чеек регистра, считываемых тактами TS, Т7, TI, и чейки управлени сдвигом (2 + 9), подготавливаемой тактами -i, те, т|-, продвигают единичку информации до чейки 9, котора в (k-2) тактовом периоде сохранилась в чейке (2k-3). При считывании двухъ русной схемы из чеек (2k + &) и (2й + 9) происходит запись единицы информации в схему формировани переноса в чейку {2k+ 7). По такту tj все динамические триггеры устанавливаютс в нулевое состо ние, и заканчиваетс продвижение единицы информации в регистре сдвига. Место положени единицы информации в регистре сдвига по такту Tj определ ет результат операции суммировани .
По такту Tg в устройстве формировани переноса единица информации перезаписываетс в чейку (2/s-f 8) запоминани переноса
до следующего цифрового периода и считываетс в следующем цифровом периоде в (к-1) тактовом периоде по такту в следующий цифровой разр д сумматора. По такту т| гаситс чейка (2fe + 9) управлени сдвигом, и подготавливаетс к работе чейка управлени вывода информации (2fe-flO). В регистре сдвига единица информации перезаписываетс в нижний р д ФТЯ, т. е. в чейку 10. По следующему такту т происходит срабатывание двухъ русной схемы из чеек () и 10. При срабатывании двухъ русной схемы записываетс единица
информации в чейку схемы формировани фазоимпульсного кода результата (2/fe+ll), одновременно в регистре сдвига единица информации записываетс в чейку 11. По такту Тд эта единица перезаписываетс в нижНИИ р д ФТЯ регистра сдвига. Так как в чейке управлени сдвигом (2fe-bll) информаци погащена тактом т, то тактом т| гаситс
единица информации в нижнем р ду регистра сдвига (в чейке 12) и, одновременно, происходит начальна запись единицы информации в чейку 9.
По такту второго цифрового периода считываетс единица информации из чейки (), что соответствует фазоимпульсному
ft-i
коду числа «1, а по такту Тд
единица информации из чейки (2fe + 8), что соответствует переносу в следующий разр д числа «1 в фазоимпульсном коде.
Таким образом, получен результат суммировани «1 и перенос в старший разр д «1. В дес тичной системе счислени это соответствует числу 6 (результат правильный) 4+1 + (10) 1(5).
40
Предмет изобретени
К-значный фазоимпульсный сумматор, содержащий два двоичных динамических триггера , схему «Запрет, двухтактный кольцевой регистр сдвига и формирователь фазоимпульсных кодов суммы и переноса, отличающийс тем, что, с целью упрощени устройства, входные шины слагаемых подсоединены к единичным установочным входам первого и второго динамических триггеров, выходы которых через схему «Запрет соединены с шиной сдвига двухтактного кольцевого регистра сдвига и входной шиной переноса, причем выходы
разр дов кольцевого регистра сдвига соединены с соответствующими входами записи формировател фазоимпульсного кода суммы и переноса, а выходы последнего соединены с выходами суммы и переноса соответственно.
5Г,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1617208A SU450163A1 (ru) | 1971-01-11 | 1971-01-11 | К-значный фазоимпульсный сумматор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1617208A SU450163A1 (ru) | 1971-01-11 | 1971-01-11 | К-значный фазоимпульсный сумматор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU450163A1 true SU450163A1 (ru) | 1974-11-15 |
Family
ID=20464874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1617208A SU450163A1 (ru) | 1971-01-11 | 1971-01-11 | К-значный фазоимпульсный сумматор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU450163A1 (ru) |
-
1971
- 1971-01-11 SU SU1617208A patent/SU450163A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3959637A (en) | Digital filter | |
SU450163A1 (ru) | К-значный фазоимпульсный сумматор | |
JPH04116720A (ja) | 半導体装置 | |
US5379038A (en) | Parallel-serial data converter | |
US2973511A (en) | Code converter | |
JPS5843934B2 (ja) | シンゴウヘンカンソウチ | |
SU860051A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный и двоично-дес тичного в двоичный | |
SU1043639A1 (ru) | Одноразр дный двоичный вычитатель | |
SU1236465A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU657435A1 (ru) | К-значный фазоимпульсатор сумматор | |
SU1259494A1 (ru) | Преобразователь кодов | |
SU1107131A1 (ru) | Функциональный преобразователь | |
SU484638A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1166173A1 (ru) | Устройство дл цифровой магнитной записи в двоично-дес тичном коде | |
SU732852A1 (ru) | Преобразователь позиционного кода в код с большим основанием | |
SU1679477A1 (ru) | Генератор функций | |
SU1221757A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1280612A1 (ru) | Устройство дл делени в избыточном коде | |
SU955022A1 (ru) | Преобразователь двоичного кода угла в двоично-дес тичный код градусов,минут и секунд | |
SU1001092A1 (ru) | Цифровой функциональный преобразователь | |
SU1545213A1 (ru) | Устройство дл реализации булевых функций | |
SU763885A1 (ru) | Преобразователь кодов | |
SU1200280A1 (ru) | Устройство дл умножени | |
SU1697071A1 (ru) | Генератор ортогонально противоположных сигналов | |
JPS6130774B2 (ru) |