JPS6367208B2 - - Google Patents
Info
- Publication number
- JPS6367208B2 JPS6367208B2 JP20919983A JP20919983A JPS6367208B2 JP S6367208 B2 JPS6367208 B2 JP S6367208B2 JP 20919983 A JP20919983 A JP 20919983A JP 20919983 A JP20919983 A JP 20919983A JP S6367208 B2 JPS6367208 B2 JP S6367208B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- input
- microcomputer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、Ｄ／Ａコンバータへのデータ供給方
法に関し、ことに、マイクロ・コンピユータから
データを供給する際における改良に関する。
法に関し、ことに、マイクロ・コンピユータから
データを供給する際における改良に関する。
＜従来の技術＞
一般的に、マイクロ・コンピユータにおいて何
等かの演算がなされた結果に応じ、対応的なアナ
ログ量を得たいとする場合、当該マイクロ・コン
ピユータから出力される演算結果データをＤ／Ａ
コンバータの複数ビツト入力に印加し、このＤ／
Ａコンバータの出力に所期のアナログ出力を得る
べくするが、この際、当該マイクロ・コンピユー
タからＤ／Ａコンバータへのデータ供給方法に
は、一般に二つの態様が考えられていた。
等かの演算がなされた結果に応じ、対応的なアナ
ログ量を得たいとする場合、当該マイクロ・コン
ピユータから出力される演算結果データをＤ／Ａ
コンバータの複数ビツト入力に印加し、このＤ／
Ａコンバータの出力に所期のアナログ出力を得る
べくするが、この際、当該マイクロ・コンピユー
タからＤ／Ａコンバータへのデータ供給方法に
は、一般に二つの態様が考えられていた。
その一つは、マイクロ・コンピユータの出力ポ
ートがＤ／Ａコンバータ専用に複数ビツト分、設
けられている場合、もう一つはマイクロ・コンピ
ユータの出力ポートがＤ／Ａコンバータへのデー
タの供給を含め、他のデータ・ラインとゲート回
路を介して共通バスで結ばれている場合である。
ートがＤ／Ａコンバータ専用に複数ビツト分、設
けられている場合、もう一つはマイクロ・コンピ
ユータの出力ポートがＤ／Ａコンバータへのデー
タの供給を含め、他のデータ・ラインとゲート回
路を介して共通バスで結ばれている場合である。
前者はつまり、Ｄ／Ａコンバータの分解能に応
じたビツト数分だけのデータをマイクロ・コンピ
ユータの出力ポートからパラレルにＤ／Ａコンバ
ータへ直接に入力し、当該Ｄ／Ａコンバータの出
力に対応するアナログ出力を得る方式であり、後
者はマイクロ・コンピユータの出力ポートからラ
ツチ回路等を介してＤ／Ａコンバータへデータを
パラレルに入力し、当該Ｄ／Ａコンバータの出力
に対応するアナログ出力を得る方式である。
じたビツト数分だけのデータをマイクロ・コンピ
ユータの出力ポートからパラレルにＤ／Ａコンバ
ータへ直接に入力し、当該Ｄ／Ａコンバータの出
力に対応するアナログ出力を得る方式であり、後
者はマイクロ・コンピユータの出力ポートからラ
ツチ回路等を介してＤ／Ａコンバータへデータを
パラレルに入力し、当該Ｄ／Ａコンバータの出力
に対応するアナログ出力を得る方式である。
＜発明が解決しようとする問題点＞
しかし、これらの従来法を用いてＤ／Ａコンバ
ータを制御するには、どちらの方法においても、
マイクロ・コンピユータの出力ポートは当該Ｄ／
Ａコンバータのビツト数分だけ必要となるため、
数少ないマイクロ・コンピユータの出力ポートを
数多く消費することになり、ひいては他の制御信
号をわざわざデコーダ回路、フリツプ・フロツプ
回路等を介して出力しなければならない場合が出
てくる。
ータを制御するには、どちらの方法においても、
マイクロ・コンピユータの出力ポートは当該Ｄ／
Ａコンバータのビツト数分だけ必要となるため、
数少ないマイクロ・コンピユータの出力ポートを
数多く消費することになり、ひいては他の制御信
号をわざわざデコーダ回路、フリツプ・フロツプ
回路等を介して出力しなければならない場合が出
てくる。
これはマイクロ・コンピユータ内の制御を複雑
にする外、周辺回路を複雑且つ大型化してしまう
ため、回路の簡略化、小型化、そして低廉価とい
う昨今の要求には馴染まないものとなる。
にする外、周辺回路を複雑且つ大型化してしまう
ため、回路の簡略化、小型化、そして低廉価とい
う昨今の要求には馴染まないものとなる。
本発明はこの点に鑑み、上記した従来技術の欠
点を解消し、回路の小型化、簡素化、低廉価の要
求に全て応えることのできる、マイクロ・コンピ
ユータからＤ／Ａコンバータへのデータ供給方法
を提供せんとするものである。
点を解消し、回路の小型化、簡素化、低廉価の要
求に全て応えることのできる、マイクロ・コンピ
ユータからＤ／Ａコンバータへのデータ供給方法
を提供せんとするものである。
＜問題点を解決するための手段＞
本発明は、上記目的達成のため、マイクロ・コ
ンピユータが受け取つたデータに対して予め定め
られた演算を施し、その演算結果に応じたパルス
列をアツプ・ダウン・カウンタに直列データで出
力することにより、当該アツプ・ダウン・カウン
タの出力に複数ビツトのデジタル並列データを
得、これをもつてＤ／Ａコンバータへの供給デー
タとせんとする。したがつてその構成は、詳しく
は本願特許請求の範囲に記載の通りとなる。
ンピユータが受け取つたデータに対して予め定め
られた演算を施し、その演算結果に応じたパルス
列をアツプ・ダウン・カウンタに直列データで出
力することにより、当該アツプ・ダウン・カウン
タの出力に複数ビツトのデジタル並列データを
得、これをもつてＤ／Ａコンバータへの供給デー
タとせんとする。したがつてその構成は、詳しく
は本願特許請求の範囲に記載の通りとなる。
＜作用および効果＞
本発明においては、マイクロ・コンピユータと
Ｄ／Ａコンバータの間にアツプ入力とダウン入力
という、言わば直列入力型のアツプ・ダウン・カ
ウンタを用いており、マイクロ・コンピユータの
演算結果は前回の演算結果と比較され、その差に
応じ、それが正であるか負になるかにより、当該
差の絶対値分の直列パルスがアツプ入力またはダ
ウン入力のいずれか一方に与えられるようになつ
ている。
Ｄ／Ａコンバータの間にアツプ入力とダウン入力
という、言わば直列入力型のアツプ・ダウン・カ
ウンタを用いており、マイクロ・コンピユータの
演算結果は前回の演算結果と比較され、その差に
応じ、それが正であるか負になるかにより、当該
差の絶対値分の直列パルスがアツプ入力またはダ
ウン入力のいずれか一方に与えられるようになつ
ている。
このようにしてあるので、当該アツプ・ダウ
ン・カウンタの内容はマイクロ・コンピユータの
なした最新の演算結果と等しくなり、一方、周知
のように、この種のアツプ・ダウン・カウンタの
出力は複数ビツト並列出力であるため、これをし
て直接にＤ／Ａコンバータへの入力データとする
ことができ、結局、マイクロ・コンピユータのな
した最新の演算結果に対応するアナログ出力を
Ｄ／Ａコンバータの出力に得ることができる。
ン・カウンタの内容はマイクロ・コンピユータの
なした最新の演算結果と等しくなり、一方、周知
のように、この種のアツプ・ダウン・カウンタの
出力は複数ビツト並列出力であるため、これをし
て直接にＤ／Ａコンバータへの入力データとする
ことができ、結局、マイクロ・コンピユータのな
した最新の演算結果に対応するアナログ出力を
Ｄ／Ａコンバータの出力に得ることができる。
したがつて、上記のデータの流れを見てみる
と、明らかなように、マイクロ・コンピユータか
ら出力されるデータ形式はいわゆるシリアル・デ
ータ形式であり、したがつて原理的には出力ポー
トとしてもアツプ・ダウン・カウンタのアツプ入
力とダウン入力とに導かれる二つのみで良い。こ
れに加わつたとしても、当該アツプ・ダウン・カ
ウンタを必要に応じリセツトするリセツト信号用
ポート位なものである。
と、明らかなように、マイクロ・コンピユータか
ら出力されるデータ形式はいわゆるシリアル・デ
ータ形式であり、したがつて原理的には出力ポー
トとしてもアツプ・ダウン・カウンタのアツプ入
力とダウン入力とに導かれる二つのみで良い。こ
れに加わつたとしても、当該アツプ・ダウン・カ
ウンタを必要に応じリセツトするリセツト信号用
ポート位なものである。
このように、本発明によれば、既述した従来方
式に比べ、マイクロ・コンピユータの数限られた
出力ポートを、複数ビツト入力を有するＤ／Ａコ
ンバータのために多く使わねばならぬ不都合がな
くなり、したがつてまた、他の制御信号をデコー
ダを介して出力する等の必要もなくなるため、回
路の簡素化、小型化、低廉価の要請に大いに寄与
し得るものとなる。
式に比べ、マイクロ・コンピユータの数限られた
出力ポートを、複数ビツト入力を有するＤ／Ａコ
ンバータのために多く使わねばならぬ不都合がな
くなり、したがつてまた、他の制御信号をデコー
ダを介して出力する等の必要もなくなるため、回
路の簡素化、小型化、低廉価の要請に大いに寄与
し得るものとなる。
＜実施例＞
以下、第１図および第２図に即し、本発明方法
を実施する際の基本的な装置構成や、その動作例
につき説明する。
を実施する際の基本的な装置構成や、その動作例
につき説明する。
マイクロ・コンピユータ２はパワー・オン・リ
セツト等により、プログラムを開始する際、先ず
アツプ・ダウン・カウンタ６の内容をリセツト信
号５によりクリアすると共に、マイクロ・コンピ
ユータ２中において前回の演算結果を記憶する
“PRDATA”（プリデータと読んで良い）という
ラベルで示されるレジスタをもクリアする。
セツト等により、プログラムを開始する際、先ず
アツプ・ダウン・カウンタ６の内容をリセツト信
号５によりクリアすると共に、マイクロ・コンピ
ユータ２中において前回の演算結果を記憶する
“PRDATA”（プリデータと読んで良い）という
ラベルで示されるレジスタをもクリアする。
次に、Ｄ／Ａコンバータ制御ルーチンにきた時
には、先ず制御すべきアナログ量の決定に必要な
データ１をセンサ等から取込み、そのデータに対
して予め定められた演算を施し、その演算結果を
“RESULT”（リザルト）というラベルで示され
るレジスタに記憶する。
には、先ず制御すべきアナログ量の決定に必要な
データ１をセンサ等から取込み、そのデータに対
して予め定められた演算を施し、その演算結果を
“RESULT”（リザルト）というラベルで示され
るレジスタに記憶する。
次に、“RESULT”の内容からPRDATA”の
内容を減じ、その結果を“ANSWER”（アンサ
ー）というラベルで示されるレジスタに記憶する
と共に、その演算結果が正、負のいづれであるか
を判別する。
内容を減じ、その結果を“ANSWER”（アンサ
ー）というラベルで示されるレジスタに記憶する
と共に、その演算結果が正、負のいづれであるか
を判別する。
正の場合には“RESULT”の内容を
PRDATA”に転送した上で“ANSWER”の内
容分だけのパルス列３をアツプ・ダウン・カウン
タ６のカウント・アツプ端子に直列データ形式で
入力する。
PRDATA”に転送した上で“ANSWER”の内
容分だけのパルス列３をアツプ・ダウン・カウン
タ６のカウント・アツプ端子に直列データ形式で
入力する。
このようにすると、対応する最新の演算結果に
応じたデジタル・パラレル・データ７が当該アツ
プ・ダウン・カウンタ６の複数ビツト出力に得ら
れ、これがＤ／Ａコンバータ８に送られて、対応
するアナログ出力９が得られる。
応じたデジタル・パラレル・データ７が当該アツ
プ・ダウン・カウンタ６の複数ビツト出力に得ら
れ、これがＤ／Ａコンバータ８に送られて、対応
するアナログ出力９が得られる。
負の場合には、“RESULT”の内容を
“PRDATA”に転送した後、“ANSWER”の絶
対値に相当する分だけのパルス列４をカウント・
ダウン・パルスとしてアツプ・ダウン・カウンタ
６のカウント・ダウン入力に直列データ形式で出
力し、その結果、先と同様に、当該アツプ・ダウ
ン・カウンタ６の複数ビツト出力に表れるデジタ
ル・パラレル・データ７によりＤ／Ａコンバータ
８をしてＤ／Ａ変換動作させ、対応するアナログ
出力９を得る。
“PRDATA”に転送した後、“ANSWER”の絶
対値に相当する分だけのパルス列４をカウント・
ダウン・パルスとしてアツプ・ダウン・カウンタ
６のカウント・ダウン入力に直列データ形式で出
力し、その結果、先と同様に、当該アツプ・ダウ
ン・カウンタ６の複数ビツト出力に表れるデジタ
ル・パラレル・データ７によりＤ／Ａコンバータ
８をしてＤ／Ａ変換動作させ、対応するアナログ
出力９を得る。
以上でマイクロ・コンピユータのプログラム上
でのＤ／Ａコンバータの制御は終了する。以下、
Ｄ／Ａコンバータの制御ルーチンに来る度に上記
動作を繰返し行なう。
でのＤ／Ａコンバータの制御は終了する。以下、
Ｄ／Ａコンバータの制御ルーチンに来る度に上記
動作を繰返し行なう。
もちろん、上記した“RESULT”−
“PRDATA”を逆に“PRDATA”−“RESULT”
としても良く、その場合には符号が負の時に誤差
の絶対値相当のパルス列をアツプ・ダウン・カウ
ンタ６のカウント・アツプ入力端子に、符号が正
の時に誤差の絶対値相当のパルス列をカウント・
ダウン端子に送るようにする。
“PRDATA”を逆に“PRDATA”−“RESULT”
としても良く、その場合には符号が負の時に誤差
の絶対値相当のパルス列をアツプ・ダウン・カウ
ンタ６のカウント・アツプ入力端子に、符号が正
の時に誤差の絶対値相当のパルス列をカウント・
ダウン端子に送るようにする。
第１図は本発明方法を使用するに適した回路の
一例の概略構成図、第２図は本発明一実施例にお
けるフロー・チヤート、である。 図中、１はアナログ出力の決定に必要な入力デ
ータ、２はマイクロ・コンピユータ、３はカウン
ト・アツプ出力、４はカウント・ダウン出力、５
はリセツト出力、６はアツプ・ダウン・カウン
タ、７はデジタル・パラレル・データ、８はＤ／
Ａコンバータ、９はアナログ出力、である。
一例の概略構成図、第２図は本発明一実施例にお
けるフロー・チヤート、である。 図中、１はアナログ出力の決定に必要な入力デ
ータ、２はマイクロ・コンピユータ、３はカウン
ト・アツプ出力、４はカウント・ダウン出力、５
はリセツト出力、６はアツプ・ダウン・カウン
タ、７はデジタル・パラレル・データ、８はＤ／
Ａコンバータ、９はアナログ出力、である。
Claims (1)
- 【特許請求の範囲】 １ 取込んだ入力データに基づき所定の演算をな
すマイクロ・コンピユータを用い、該演算結果に
対応したアナログ量をＤ／Ａコンバータの出力に
得るに際し、当該Ｄ／Ａコンバータの複数ビツト
の入力端子へ上記マイクロ・コンピユータの演算
結果を表す上記デジタル・データを与えるための
データ供給方法であつて； アツプ入力にパルスを受けるたびに内容を二進
数で加算し、ダウン入力にパルスを受けるたびに
内容を二進数で減算すると共に、該内容を複数ビ
ツト出力端子にパラレル・データで表すアツプ・
ダウン・カウンタを用い； 該アツプ・ダウン・カウンタの複数ビツト出力
を上記Ｄ／Ａコンバータの複数ビツト入力に接続
すると共に； 上記マイクロ・コンピユータ中において、今回
の演算結果と前回の演算結果との差を取り、該差
の符号およびその絶対値に応じ、上記アツプ・ダ
ウン・カウンタの上記アツプ入力または上記ダウ
ン入力に上記絶対値の分だけのパルスを直列に送
給して該アツプ・ダウン・カウンタを選択的にカ
ウント・アツプまたはカウント・ダウンさせ； もつて該アツプ・ダウン・カウンタの該カウン
ト・アツプまたはカウント・ダウンされた内容を
該アツプ・ダウン・カウンタの複数ビツト出力を
介し、デジタル・パラレル・データとして上記
Ｄ／Ａコンバータの上記複数ビツト入力に与える
ことを特徴とするＤ／Ａコンバータへのデータ供
給方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20919983A JPS60101635A (ja) | 1983-11-09 | 1983-11-09 | Ｄ／ａコンバータへのデータ供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20919983A JPS60101635A (ja) | 1983-11-09 | 1983-11-09 | Ｄ／ａコンバータへのデータ供給方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60101635A JPS60101635A (ja) | 1985-06-05 |
| JPS6367208B2 true JPS6367208B2 (ja) | 1988-12-23 |
Family
ID=16568989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20919983A Granted JPS60101635A (ja) | 1983-11-09 | 1983-11-09 | Ｄ／ａコンバータへのデータ供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101635A (ja) |
-
1983
- 1983-11-09 JP JP20919983A patent/JPS60101635A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60101635A (ja) | 1985-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57117027A (en) | Signal sending and receiving circuit | |
| JPS6367208B2 (ja) | ||
| JPS5813066A (ja) | 画像縮小方式 | |
| JPH0225528B2 (ja) | ||
| JPH0219870Y2 (ja) | ||
| JP2536435Y2 (ja) | パリテイ計数回路 | |
| SU720427A1 (ru) | Цифровой интегратор | |
| JP2697552B2 (ja) | 符号誤り検出回路 | |
| JPH08163100A (ja) | ２計数値間差分出力方法及びその装置 | |
| SU1032462A2 (ru) | Устройство дл определени коэффициентов передачи блоков аналоговой вычислительной машины | |
| JP2591210B2 (ja) | 信号検出回路 | |
| JPS5910584Y2 (ja) | 被写界輝度検出装置 | |
| JPS6155681B2 (ja) | ||
| SU789977A1 (ru) | Устройство дл контрол систем управлени | |
| JPS6042528Y2 (ja) | カウンタ回路 | |
| SU1149243A1 (ru) | Реверсивный преобразователь двоичного кода в двоично-дес тичный | |
| JPH0470947A (ja) | 信号処理回路 | |
| JPH02232722A (ja) | 符号付きディジット数正負判定回路 | |
| JPS6020774B2 (ja) | 直列並列変換装置 | |
| JPS57199368A (en) | Picture signal correction system | |
| JPS63149881A (ja) | デイジタル式デ−タ復調回路 | |
| JPS63179213A (ja) | デ−タ変換回路 | |
| JPS61262839A (ja) | 遠方監視制御装置の印字装置 | |
| JPH0225531B2 (ja) | ||
| JPS54159841A (en) | Dead lock detector |