JPH02129558A - 電池式低消費電力化制御計測器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は漏洩電流の連続叡測、記録等携帯形の計４１す
器について、主に電気設備の保守、管理業務又は実験室
等の分野に於て利用されている電池式低消費電力化制御
計測器に関する。

従来の技術 従来のこの種の計測器は大容量の電池の使用又は交流電
源方式の採用・によっていた。

発明が解決しようとする課題 このため、低消費電力化によりミ池の小容量化。

小形軽量化が求めら扛ていた。

課題を解決するための手段 本発明の計測器は、プログラムによって発振回路を停止
出来るＣＰＵと計ｆｉｌｔ１スタート信号を与えたのち
ム／Ｄ変換後任意な時間にデータを読取れるム／Ｄコン
バータとＣＰＵのリセット回路に接続した一定周期のタ
イミングに合わせたＣＰＵによって制御可能なリセット
制御用外部クロック信号回路と、ＣＰＵの入力端子に計
ｆｌｌ！ｌタイミング用りロック回路とにより構成して
なるものである。

作用 上記手段に於てリセット制御用外部クロック信号回路の
リセット信号の立上りでム／Ｄコンバータの計測データ
の読取り及び計測スタートをかけ、その後ＣＰＵをプロ
グラムによって発信停止させ、これを繰返すことによっ
てＣＰＵの動作時間を最小として低消費電力化を図るよ
うにし、連続計ホ１］のサンプリング時間を同上リセッ
ト制御用外部クロック信号としたものである。

実施例 以下、本発明の実施例について図を参照し説明する。

第１図は本発明の回路構成図、第２図はタイミングチャ
ートである。第１図に於て１はマイクロコンピュータの
中央処理装置ＣＰＵであり、マイクロコンピュータの動
作をさせる基本となるクロックパルスを発生させる発振
回路の発振停止をプログラムによって制御出来る機能を
有する。２はアナログ値をデジタル値に変換するＡ／Ｄ
コンバータで、ここでは計ｆｌｌ１１入力とをＤＰＵｌ
からの計６１す起動信号によって計ホ１］シ、計測後Ａ
／Ｄ変換した後、任意の時間にデジタル変換されたデー
タをＣＰＵ１で読取ることができる機能を有するもので
ある。３は計測タイミング用の外部発振回路部で、クロ
ックパルスの巾Ｋ　Ｔ、は上記ム／Ｄコンバータ２の計
測開始からム／Ｄ変換が終了し、データ読取シか可能と
なるまでの時間Ｔ２より少し大きい時間に設定されてお
りＣＰＵ１の割込端子に接続されている。４は計測タイ
ミング用の発振周波数と同一の周波数でＣＰＵ１をリセ
ットさせるに必要な時間だけ低レベルになる信号を出す
ためのリセット用外部発振回路部であるが、同回路部４
もメモリスイッチ部を内蔵し、ＣＰＵ１のプログラム制
御により発振の起動又は停止を出来る機能を有し、−旦
発振をすると停止信号を受けるまで独自に発振を維続す
るものである。６はＣＰＵ１に接続された表示部、６は
同様にＣＰＵ１に接続された記録部である。面図では省
略されているがプログラム用ＲＯＭやメモリ部は当然接
続されているものである。

第２図のタイミングチャートに於て、Ｉは計４１１１タ
イミング用のクロックパルスで、表示部６に表示中や記
録時の低消費電力制御をしていないときに使用さｎｌそ
の立上シをＣＰＵ１の割込みによって検出し、そのタイ
ミングに合わせてム／Ｄコンバータ２のデータバスに接
続したＣＰＵ１の入力ボートによって読取シ、その後、
ＣＰＵ１のＡボートに接続されたム／Ｄコンバータ２の
計測開始端子ＳＴに川の計測開始信号が与えられること
によってム／Ｄコンバータ２は■のタイミングによって
計測（１，）、ム／Ｄ変換（１２）、データ出力（ｔ、
）の働きを独自に行うもので、Ｔ２＝ｔ、＋ｔ、。

でそのデータは、”１−Ｔ２”ｔ５の間であれはいつで
も読取詐るようになっている。次に低消費電力制御時に
ついて説明する。

本計測器は漏洩電流等、いっその状態が変わるかも知れ
ないものを連続的に計測し、必要に応じて表示したら記
録をする携帯形計銅器であり、電源としては小形軽量化
２便利性、ノイズに強い等から電池１π源が最も好まし
いものであるが、ＣＰＵ動作中の消費電力や表示、記録
時の消費電力は相当大きなものである。特にＣＰＵ動作
は連続的に行った場合、最も消費電力が大きく、電池で
連続計１Ｉｊｌｌ　Ｌ、ながら、長時間持たせるために
は大容量の電池を必要とした。そこで本発明では表示や
記録が不要の時は、リセット用外部発振回路部４のメモ
リスイッチ部４ｂをプログラムによってＯＮにすると計
１１１１＋タイミングと同一のパルス間隔の図ノ■のパ
ルスが発生し、ＣＰＵ１のリセット端子にリセット信号
を連続して与えＣＰ　Ｕ　リセットの立上りから図■の
Ｔ、の間だけＣＰＵ１を働かせ、Ｔ４の間はＣＰＵ１の
発振をプログラムによって停止させる連続間けつ動作計
測方式を提供するものである。時［Ｔ、の間に於て、Ｃ
ＰＵ１として計ｆｌｌ１１に必要な最小限の働き、つま
シム／Ｄのデータ読取りや計測開始信号の出力その他Ｃ
ＰＵ１のリセット後に必要な初期設定等がなされるもの
である。ここで表示をさせたいときや記録をしたいとき
には、リセット用外部発振回路部４のメモリスイッチ部
４ｂ’ｉＴ３の間にプログラムでＯＦＦにすることによ
って■の発振を停止した状態つまｐｃＰＵ連続動作によ
って行なわれるものである。

発明の効果 以上のように本発明によれは以下の効果が奏される。

１）　連続計測をしながら低消費電力化が可能である。

１１）　　電池容量を小さくでき小形軽量化ができる。

ｍ　＞　　経済性に優れる。

１ｖ）　　必要に応じて表示や記録をすることが可能で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す制御計測器のブロック
回路図、第２図は同タイミングチャートである。 １・・・・・・ＣＰＵ、２・・・・・・ム／Ｄコンバー
タ、３・・・・・・計測用発振回路部、４・・・・・・
リセット用外部発振回路部、５・・・・・・表示部、６
・・・・・・記録部。

Claims (1)

【特許請求の範囲】
1. 電池電源式のサンプリングにより連続計測をする計測器
   に於て、プログラムによって発振回路を停止出来るＣＰ
   Ｕと計測スタート信号を与えたのちＡ／Ｄ変換後、任意
   な時間にデータを読取れるＡ／Ｄコンバータを使用し、
   ＣＰＵのリセット回路に接続された一定周期の計測タイ
   ミングに合わせたＣＰＵによって、その出力を制御可能
   なリセット制御用外部クロック信号回路で、リセットの
   立上りで計測データの読取り及び計測スタートをかけ、
   その後ＣＰＵを発振停止させる構成と、常時表示したり
   記録する場合等プログラム処理時間が長い状態にあって
   は、同上リセット制御用外部クロック信号回路の出力を
   止めて、この間の連続計測のタイミングを別途外部に設
   けたリセット制御用外部クロックと同一の計測タイミン
   グ用クロック回路をＣＰＵにて読取らせるようにした構
   成を備えたことを特徴とする電池式低消費電力化制御計
   測器。