JPH10148689A - 表示装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 表示装置および電子機器において、消費電力
を低減する。 【解決手段】 駆動信号に応じた表示を行う表示手段１
５と、電源手段１９と、電源手段１９の出力を昇圧して
出力する最適化手段２０と、最適化手段２０の出力を蓄
電して安定的に定電圧電力を出力する電力供給手段２１
と、電力供給手段２１の出力を表示内容制御手段１３で
決定された表示内容に応じて変調し駆動信号を生成し、
この駆動信号を表示手段１５に供給する表示制御手段１
４と、表示内容制御手段１４で決定された表示内容に基
づいて表示負荷（消費電流）を検出する表示負荷検出手
段１６と、表示制御手段１４が起動してからの経過時間
を測定する計時手段１７と、表示負荷検出手段１６の検
出結果と計時手段１７の測定結果とに基づいて、最適化
手段２０による電力供給手段２１の最適化速度（昇圧周
波数）を決定する最適化速度決定手段１８とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶パネル等の表
示装置と、当該表示装置を有する腕時計等の電子機器に
関する。

【０００２】

【従来の技術】一般に、腕時計においては、メンテナン
スの容易性が重視されるので、電池寿命を極力長くする
必要がある。しかも、腕時計には、その大きさから、内
蔵可能な電池の容量に制限があることから、電池容量の
大幅な増加は望めず、よりいっそうの低消費電力化が望
まれており、液晶パネルの駆動電圧を下げたり、液晶パ
ネルの駆動信号のデューティ比を小さくする等、様々な
省電力化の試みが為されている。

【０００３】

【発明が解決しようとする課題】ところで、近年、コン
ビネーション型の腕時計において、ディジタル時計の表
示装置として高分子分散型液晶（ＰＤＬＣ：Polymer Di
spersed Liquid Crystal）パネルを用いたものが開発さ
れつつある。ＰＤＬＣパネルは、いわゆるＴＮ（Twiste
d Nematic ）液晶素子を用いたパネルと比較して、偏光
板等が不要という長所があるが、その駆動電圧が高く腕
時計等の小型電子機器においては無視できない消費電力
の増加を招くという問題がある。

【０００４】前述したように、腕時計においては、様々
な省電力化の試みが為されているが、このようなＰＤＬ
Ｃパネルを採用するに十分な省電力化が為されていると
は言い難い。また、ＰＤＬＣパネルを採用せずとも、腕
時計の多機能化の観点から、消費電力の低減分を新たな
機能の実現に供するといったことが行われており、消費
電力の低減はコンビネーション型あるいはディジタル式
の腕時計の基本的課題となっている。

【０００５】上記課題は腕時計のみならず、バッテリ駆
動の携帯型コンピュータ等の電子機器全般に共通した課
題でもある。さらに言えば、省エネルギーや自然環境破
壊防止の観点からも電子機器の消費電力の低減が求めら
れており、上記課題は、携帯型の電子機器のみならず、
商用電力を直接的に利用可能な据え置き型の電子機器の
課題でもあり得る。

【０００６】本発明は上述した事情に鑑みて為されたも
のであり、消費電力を低減することができる表示装置お
よび電子機器を提供することを目的としている。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１記載の表示装置は、駆動パルスによっ
て駆動され、該駆動パルスの周波数が高くなるほど出力
電力の許容値が高くなるとともに、該駆動パルスの周波
数が高くなるほど電力損失が大となる電源回路と、前記
電源回路の出力電力を消費しつつ、表示制御信号に基づ
いた表示を行う表示回路と、前記表示制御信号に基づい
て前記駆動パルスの周波数を決定し、決定した周波数の
前記駆動パルスを発生する駆動パルス発生回路とを具備
することを特徴としている。

【０００８】また、請求項２記載の表示装置は、駆動パ
ルスによって駆動され、該駆動パルスの周波数が高くな
るほど出力電力の許容値が高くなるとともに、該駆動パ
ルスの周波数が高くなるほど電力損失が大となる電源回
路と、前記電源回路の出力電力を消費して表示を行う表
示回路と、前記電源回路の出力電力に基づいて前記駆動
パルスの周波数を決定し、決定した周波数の前記駆動パ
ルスを発生する駆動パルス発生回路とを具備することを
特徴としている。

【０００９】さらに、請求項３記載の表示装置は請求項
１記載のものにおいて、前記駆動パルス発生回路は、前
記表示制御信号の内容に基づいて前記駆動パルスの周波
数を決定し、決定した周波数の前記駆動パルスを発生す
ることを特徴としている。

【００１０】また、請求項４記載の表示装置は請求項１
記載のものにおいて、前記駆動パルス発生回路は、前記
表示制御信号の形式に基づいて前記駆動パルスの周波数
を決定し、決定した周波数の前記駆動パルスを発生する
ことを特徴としている。

【００１１】さらに、請求項５記載の電子機器は、請求
項１ないし４いずれかに記載の表示装置を備えたことを
特徴としている。

【００１２】

【発明の実施の形態】

Ａ：第１実施形態 Ａ−１：第１実施形態の構成 図１は本発明の第１実施形態による腕時計の要部の機能
構成を示すブロック図であり、この図において、１１は
各種ボタンやリューズ等を備えた入力手段、１２は入力
手段１１の操作内容等を表す情報を出力する入力制御手
段、１３は表示内容制御手段であり、入力制御手段１２
から出力された操作内容に基づいて表示手段１５の表示
内容を決定する表示内容制御手段、１４は表示内容制御
手段１３で決定された表示内容に応じて表示手段１５を
制御する表示制御手段である。

【００１３】また、１６は表示内容制御手段１３で決定
された表示内容から表示負荷を検出する表示負荷検出手
段、１７は表示手段の表示開始時点から所定の時間が経
過するまで特定の情報を出力する計時手段、１８は最適
化速度決定手段であり、表示負荷検出手段１６の検出結
果と計時手段１７からの出力情報とに基づいて、表示制
御手段１４へ表示手段１５の駆動電力を供給する電力供
給手段２１の出力許容値を最適値とする速度（最適化速
度）を決定する。さらに、２０は電源手段１９から供給
される電力を用いて最適化速度決定手段１８で決定され
た最適化速度（蓄電速度）で電力供給手段２１を最適化
させる最適化手段である。

【００１４】次に、図２を参照して本実施形態の電気的
な回路構成について説明する。

【００１５】図２は上述した機能構成を実現するための
回路の一例を示すブロック図であり、この図において、
３１は計時のための基準パルスを出力する発振回路、３
２は各部を制御するコアＣＰＵ（中央演算処理装置）で
あり、発振回路３１から出力される基準パルスに同期し
て作動する。３３はコアＣＰＵ３２（以後、単に「ＣＰ
Ｕ３２」と記す）の動作プログラムを記憶したＲＯＭ
（Read Only Memory）、３４はＣＰＵ３２に読み書きさ
れるＲＡＭ（Random Access Memory）であり、これらの
回路要素３１〜３４は、前述した機能要素１３，１６〜
１８，２０〜２１を実現している。

【００１６】また、３５は入力手段１１が接続された入
出力制御回路であり、入力手段１１の操作内容をＣＰＵ
３２へ供給する。３６は分針、時針、秒針等の表示指
針、３７は表示指針３６を駆動するためのモータドライ
バ、３８はモータ制御回路であり、モータ制御回路３８
はＣＰＵ３２からの指示に従ってモータドライバ３７を
制御する。３９は液晶パネル（ＬＣＤ）等の表示パネ
ル、４０は表示パネル３９へ駆動信号（表示制御信号）
を供給するＬＣＤドライバ、４１はＣＰＵ３２からの指
示に応じた信号をＬＣＤドライバへ供給する表示制御回
路であり、ＬＣＤドライバ４０と合わせて表示制御手段
１４を実現している。

【００１７】また、４２は所定の電圧（例えば１．５
Ｖ）の電源、４３はＣＰＵ３２からの指示に従った速度
（昇圧周波数）で電源４２からの供給電力を昇圧する昇
圧回路、４４は昇圧回路４３で昇圧された電力を蓄積す
る蓄電回路であり、所定の電圧（例えば６．０Ｖ）の電
力信号をＬＣＤドライバ４０へ供給する。ＬＣＤドライ
バ４０は、蓄電回路４４から供給される電力信号を表示
制御回路４１から供給された信号で電圧変調して駆動信
号を生成し、この駆動信号を表示パネル３９へ供給する
ことにより表示パネル３９を駆動する。

【００１８】ここで、電源４２、昇圧回路４３、および
蓄電回路４４による昇圧・蓄電動作について図３（Ａ）
〜（Ｃ）を参照して説明する。

【００１９】本実施形態においては、電源４２、昇圧回
路４３、および蓄電回路４４の回路構成は、図３
（Ａ），図３（Ｂ），図３（Ｃ）の順に巡回的に遷移す
るものとする。なお、上記以外の順序（例えば、図３
（Ａ），図３（Ｂ），図３（Ａ），図３（Ｃ）の順）で
遷移しても昇圧・蓄電動作を行うことは可能である。

【００２０】まず、図３（Ａ）では、電源４２に二つの
コンデンサ（Ｃａ，Ｃｂ）が並列接続されており、各コ
ンデンサには１．５Ｖの電圧が印可される。次に、図３
（Ｂ）では、電源４２が回路から外され、さらに二つの
コンデンサ（Ｃａ，Ｃｂ）が直列に接続され、これに一
つのコンデンサ（Ｃｃ）が並列接続されている。したが
って、巡回的に上述の動作を繰り返すことにより、コン
デンサ（Ｃｃ）の電圧は３Ｖに収束していく。

【００２１】さらに、図３（Ｃ）では、三つのコンデン
サ（Ｃａ，Ｃｂ，Ｃｃ）が直列に接続され、これに蓄電
回路４４（コンデンサ（Ｃｄ））が並列接続されてい
る。したがって、巡回的に上述の動作を繰り返すことに
より、蓄電回路４４の電圧は６Ｖに収束していく。この
ような昇圧・蓄電過程を十分に短い時間間隔で繰り返す
ことにより、蓄電回路４４に波高値が６Ｖの駆動パルス
が供給され電圧６Ｖの電力が蓄積される。

【００２２】図３（ａ）〜（ｃ）の繰り返し時間間隔
（各回路間のスイッチング時間間隔）は、ＣＰＵ３２か
ら指示される昇圧周波数に応じた間隔であり、また、各
回路間のスイッチングは、スイッチング時に所定の電力
を消費するスイッチング素子（例えば、ゲート素子）に
よって行われる。したがって、昇圧周波数が高い場合に
は、一定時間あたりのスイッチング回数が多いので、一
定時間あたりのスイッチング動作による消費電力（損
失）が大となる。一方、昇圧周波数が低い場合には、一
定時間あたりのスイッチング回数が少ないので、当該消
費電力は小となる。すなわち、昇圧回路４３の消費電力
は昇圧周波数に応じて変動する。

【００２３】また、蓄電回路４４がＬＣＤドライバ４０
に供給すべき電力は、表示負荷によって変動する。例え
ば、表示パネル３９の少ないセグメントに電圧を印可す
る場合には小、多くのセグメントに電圧を印可する場合
には大となる。そこで、ＣＰＵ３２は、表示しようとす
る内容および表示している内容に応じて、ＬＣＤドライ
バ４０に十分な電力を安定して供給可能な最小の昇圧周
波数を求め、これを昇圧回路４３に供給することによ
り、昇圧回路４３内の消費電力（損失）を低減してい
る。

【００２４】図４は本実施形態による腕時計の外観を示
す図であり、この図において、５１は円盤状の文字盤を
備えた腕時計本体であり、図中上方が１２時方向となっ
ている。５２は腕時計本体５１の３時方向に突出して設
けられたリューズ、Ａ，Ｃ，Ｄは腕時計本体５１の８
時，２時，４時方向に突出して設けられた操作ボタン、
５３〜５５は腕時計本体５１の中心に一端が取り付けら
れた分針，時針，秒針、５６は腕時計本体５１の文字盤
表面の外周付近に当該外周を１２当分するよう設けられ
た部材である。上記分針５３，時針５４，秒針５５は、
アナログ時計のムーブメントの要素であり、腕時計本体
５１内部の公知の駆動機構により駆動される。

【００２５】また、腕時計本体５１には、図中手前側に
透明な表示パネル３９が設けられている。この表示パネ
ル３９は、例えばＰＤＬＣパネルであり、何も表示しな
い状態においてはほとんど透明となるので、使用者は表
示パネルの背後の文字盤や分針５３，時針５４，秒針５
５等を視認することができる。また、表示パネル３９に
数字や文字が表示されている場合にも、実駆動セグメン
ト（電圧が印可されているセグメント）以外はほとんど
透明となるので、使用者は、分針５３，時針５４，秒針
５５等の位置を特定し、これらから時刻を読みとること
ができる。

【００２６】Ａ−２：第１実施形態の動作 上述した構成の腕時計の昇圧・蓄電動作について説明す
る。

【００２７】図５は上述した構成の腕時計における蓄電
回路４４の最適化動作を説明するためのフローチャート
であり、表示内容が変更される場合の最適化動作を示し
ている。なお、液晶パネル等の表示装置を含む表示系で
は、その表示開始時に、表示装置の電源の出力許容値を
急速に上昇させて表示系を安定させる安定化動作が行わ
れるが、ここでは、このような安定化動作を含めて「最
適化動作」という。

【００２８】図５に示すように、表示内容が変更される
場合の昇圧周波数の決定処理において、ＣＰＵ３２は、
まず、表示開始時か否かを判断する（ステップＳＡ
１）。この判断は、発振回路３１からの基準パルスに基
づいて、蓄電回路４４からＬＣＤドライバ４０への電力
供給を開始した時点からの経過時間を計測し、この経過
時間と予め設定した時間（ＬＣＤドライバ４０へ必要か
つ十分な駆動電力を供給できるまでに要する時間）とを
比較することで行われ、その結果は、経過時間が予め設
定した時間を超過した場合に「ＹＥＳ」、超過していな
い場合に「ＮＯ」となる。なお、上記経過時間はＬＣＤ
ドライバ４０への電力供給が停止された時点においてリ
セットされる。

【００２９】ステップＳＡ１での判断結果が「ＹＥＳ」
の場合には、表示系の回路がまだ安定しておらず、安定
するまでに大きな電流（例えばダッシュカレント）を必
要とする可能性があるので、ＣＰＵ３２は、ＬＣＤの電
源（蓄電回路４４）が十分に短い時間で立ち上げられつ
つあるか否か、すなわち昇圧周波数が十分に高い周波数
であるか否かを判断する（ステップＳＡ２）。

【００３０】この判断結果が「ＮＯ」であれば、ＣＰＵ
３２は、昇圧周波数を高周波数（例えば１ｋＨｚ→２ｋ
Ｈｚ）としてＲＡＭ３４の第１の領域に書き込み（ステ
ップＳＡ３）、昇圧回路４３に対して昇圧周波数を高周
波数にする旨の指示を出すとともに、ＲＡＭ３４の第１
の領域に書き込まれた周波数をＲＡＭ３４の第２の領域
に書き込む（ステップＳＡ８）。

【００３１】逆に、ステップＳＡ１での判断結果が「Ｎ
Ｏ」の場合や、ステップＳＡ２での判断結果が「ＹＥ
Ｓ」の場合には、ＣＰＵ３２は、表示負荷を算出し（ス
テップＳＡ４）、算出した表示負荷に応じた昇圧周波数
を決定し、ＲＡＭ３４の第１の領域に書き込む（ステッ
プＳＡ５）。ここでは、表示負荷は実駆動セグメント数
であるので、変更後の表示内容に基づいて算出可能であ
る。なお、各表示セグメントの面積が異なる場合には、
実駆動セグメント数をそのまま表示負荷とすることはで
きないが、合計の表示面積を各表示モード（表示画面）
毎に予め計算しＲＯＭに記憶させておけば、そのような
場合にも正確な表示負荷を得ることができる。

【００３２】また、表示負荷と昇圧周波数との関係は、
図６に例示された通りであり、昇圧周波数は、例えば、
表示負荷が大の場合には２ｋＨｚ、中の場合には１ｋＨ
ｚ、小の場合には５００Ｈｚとなる。

【００３３】次に、ＣＰＵ３２は、表示内容の変更に伴
って表示負荷が増大するか否かを判断する（ステップＳ
Ａ６）。この判断は、ＲＡＭ３４の第２の領域に書き込
まれた現在の昇圧周波数と、ＲＡＭ３４の第１の領域に
書き込まれた変更後の昇圧周波数とを比較して行われ
る。ここで、表示負荷が増大すると判断した場合には、
昇圧回路４３に対して昇圧周波数を変更後の昇圧周波数
にする旨の指示を出し、ＲＡＭ３４の第１の領域に書き
込まれた周波数（変更後の昇圧周波数）をＲＡＭ３４の
第２の領域に書き込む（ステップＳＡ８）。

【００３４】逆に、表示負荷が増大しないと判断した場
合には、ＬＣＤドライバ４０とのタイミング調整後に昇
圧周波数を変更後の昇圧周波数とする旨の指示を出し、
ＲＡＭ３４の第１の領域に書き込まれた周波数（変更後
の昇圧周波数）をＲＡＭ３４の第２の領域に書き込む
（ステップＳＡ７，ＳＡ８）。ステップＳＡ７でタイミ
ング調整を行うのは、蓄電回路４４の蓄積電力（出力許
容値）が最適値以下になるのを確実に防止するためであ
る。

【００３５】例えば、昇圧周波数を高周波数から低周波
数に変化させる処理を即座に行ってしまうと、ＬＣＤド
ライバ４０の必要とする電力が大から小に変化する前
に、蓄電回路４４の最適化速度が低下してしまうので、
場合によっては、蓄電回路４４の出力許容値が最適値を
超えて低下してしまう。こうした不都合を避けるため
に、上記タイミング調整を行っているのである。なお、
同様な理由から、表示負荷が小から大へ変更される場合
には、昇圧周波数を低周波数から高周波数に即座に変化
させている。

【００３６】Ａ−３：まとめ 以上説明したように、本実施形態では、昇圧回路４３の
昇圧周波数を表示負荷に応じて必要十分な周波数に変更
している。図６に例示したように、昇圧回路４３におけ
る昇圧周波数と消費電流とは正比例関係にあるので、十
分な駆動電力を供給しつつ、昇圧周波数を常に高周波数
とする場合に比較して昇圧回路４３における消費電力を
低減することができる。また、後述する第２実施形態と
比較すると、既存の回路構成を用いて上記効果を得るこ
とができるという利点もある。

【００３７】なお、表示負荷の変動要因としては、実駆
動セグメントの数（表示面積）以外に、セグメント表示
方式や駆動周波数、駆動電圧等がある。セグメント表示
方式には、大別して、各セグメントを直接ドライバに接
続したスタティック駆動と、数個のセグメントを時分割
駆動するマルチプレックス駆動とがあり、仕様にもよる
が、両者を切り換えて使用する場合には、実駆動セグメ
ント数が同一であっても表示負荷が変わり得る。また、
実駆動セグメント数が同一であっても、駆動周波数また
は駆動電圧が高ければ表示負荷は大となる。したがっ
て、これらの要因に応じて昇圧周波数を変更するように
してもよい。

【００３８】また、状態遷移後に大きな電流を必要とす
る場合（例えば状態遷移後に一定の時間だけ全てのセグ
メントに電圧を印可するような状態への遷移の場合）に
は、表示系の回路が安定した後であり、かつ表示負荷が
小さくても、昇圧周波数を高周波数とするようにすべき
である。あるいは、上記一定の時間経過前には高周波
数、経過後には低周波数とするようにしてもよい。

【００３９】さらに、表示負荷と昇圧周波数との関係を
関数で表し、この関数を用いて昇圧周波数を求めるよう
にしてもよい。

【００４０】Ｂ：第２実施形態 次に、本発明の第２実施形態について図面を参照して説
明する。この第２実施形態では、フィードバック制御の
概念を導入し、駆動電力が所定の値以上となるよう電力
供給手段２１の最適化速度を変化させて第１実施形態と
同様の効果を得ようとしている。

【００４１】Ｂ−１：第２実施形態の構成 図７は本発明の第２実施形態による腕時計の要部の機能
構成を示すブロック図であり、この図において、図１と
共通する部分には同一の符号を付し、その説明を省略す
る。図７に示す腕時計が図１に示すものと異なる点は、
計時手段１７を取り去った点と、表示負荷検出手段１６
および最適化速度決定手段１８に代えて電圧検出手段６
１および最適化速度変更手段６２を設けた点である。電
圧検出手段６１は電力供給手段２１から表示制御手段１
４への供給電圧を検出し、最適化速度変更手段６２は電
圧検出手段６１の検出結果に応じて電力供給手段２１の
最適化速度を決定（変更）するよう機能するものであ
り、最適化手段２０および電力供給手段２１と合わせて
フィードバックループを形成している。

【００４２】図８は上述した機能構成を実現するための
回路の一例を示すブロック図であり、この図において、
図２と共通する部分には同一の符号を付し、その説明を
省略する。図８に示す回路が図２に示すものと異なる点
は、蓄電回路４４からＬＣＤドライバ４０への供給電圧
を検出し検出結果をＣＰＵ３２へ供給する電圧検出回路
７１を設けた点、およびＲＯＭ３３に格納されたＣＰＵ
３２の動作プログラムのみである。

【００４３】Ｂ−２：第２実施形態の動作 上述した構成の腕時計の昇圧・蓄電動作について説明す
る。

【００４４】図９は上述した構成の腕時計における電力
供給手段２１の最適化動作を説明するためのフローチャ
ートであり、この図に示される処理は、例えば、タイマ
割り込みにより所定の時間間隔でＣＰＵ３２にて実行さ
れる。

【００４５】割り込み時に、ＣＰＵ３２は、まず、電圧
検出回路７１が検出した蓄電回路４４からＬＣＤドライ
バ４０への供給電圧を取得し（ステップＳＢ１）、次
に、供給電圧が予め設定された閾値α（例えば５．８
Ｖ）に満たないか否かを判断する（ステップＳＢ２）。
そして、「供給電圧」＜αである場合には、昇圧周波数
が最も高い周波数（例えば２ｋＨｚ）であるか否かを判
断し（ステップＳＢ３）、最も高い周波数でない場合に
は昇圧周波数を上昇させ、最も高い周波数の場合には昇
圧周波数を現状のままとする。

【００４６】一方、「供給電圧」≧αである場合には、
供給電圧が所定の閾値β（例えば６．０Ｖ）に満たない
か否かを判断する（ステップＳＢ５）。そして、「供給
電圧」＜βである場合には昇圧周波数を現状のままと
し、「供給電圧」≧βである場合には、昇圧周波数が最
も低い周波数（例えば５００Ｈｚ）であるか否かを判断
する（ステップＳＢ６）。ここで、最も低い周波数でな
い場合には昇圧周波数を下降させ（ステップＳＢ７）、
最も低い周波数の場合には昇圧周波数を現状のままとす
る。

【００４７】すなわち、供給電圧が閾値αを下回ったら
昇圧周波数を上昇させ、供給電圧が閾値β以上となった
ら昇圧周波数を下降させている。

【００４８】Ｂ−３：まとめ 以上説明したように、上述した第２実施形態によれば、
第１の実施形態と同様な効果が得られる。さらに、表示
負荷を求めたり、表示負荷の変動やＬＣＤドライバ４０
の動作状態を監視したりする必要がないので、ＣＰＵ３
２にかかる負担を軽減することができる。もちろん、Ｌ
ＣＤドライバ４０の動作状態を監視して、表示系が安定
していない間は、昇圧周波数を高周波数とするようにし
てもよい。

【００４９】なお、各実施形態において、表示パネルは
液晶パネルに限らず、複数セグメントのＬＥＤ等の任意
のものを利用可能である。ただし、第１実施形態にあっ
ては、表示負荷が変動し得るものでなければ前述の効果
は得られない。

【００５０】また、各実施形態は、本発明を腕時計に適
用したものであるが、本発明は、かかる実施形態に何ら
限定されるものではない。表示制御手段の電源の最適化
速度が可変であれば、腕時計に限らず、例えば電卓、ペ
ージャー、携帯端末機、携帯型コンピュータ等任意の電
子機器に本発明を適用することができる。

【００５１】

【発明の効果】以上説明したように、本発明によれば、
電源回路に供給する駆動パルスの周波数を表示制御信号
あるいは電源回路の出力電力に基づいて決定するように
したので、電源回路の出力電力の許容値を十分としつ
つ、電源回路における消費電流の低減を図ることができ
る。

【図面の簡単な説明】

【図１】 本発明の第１実施形態による腕時計の要部の
機能構成を示すブロック図である。

【図２】 同腕時計の回路構成を示すブロック図であ
る。

【図３】 同腕時計の昇圧回路４３の動作原理を説明す
るための回路図である。

【図４】 同腕時計の外観を示す図である。

【図５】 同腕時計における駆動電力の最適化動作を説
明するためのフローチャートである。

【図６】 同腕時計の表示負荷と昇圧周波数とＲＡＭ３
４における消費電流との関係を示す図である。

【図７】 本発明の第２実施形態による腕時計の要部の
機能構成を示すブロック図である。

【図８】 同腕時計の回路構成を示すブロック図であ
る。

【図９】 同腕時計における駆動電力の最適化動作を説
明するためのフローチャートである。

【符号の説明】

１１・・・入力手段、１２・・・入力制御手段、１３・・・表示
内容制御手段、１４・・・表示制御手段、１５・・・表示手
段、１６・・・表示負荷検出手段、１７・・・計時手段、１８
・・・最適化速度決定手段、１９・・・電源手段、２０・・・最
適化手段、２１・・・電力供給手段、６１・・・電圧検出手
段、６２・・・最適化速度変更手段。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 駆動パルスによって駆動され、該駆動パ
   ルスの周波数が高くなるほど出力電力の許容値が高くな
   るとともに、該駆動パルスの周波数が高くなるほど電力
   損失が大となる電源回路と、 前記電源回路の出力電力を消費しつつ、表示制御信号に
   基づいた表示を行う表示回路と、 前記表示制御信号に基づいて前記駆動パルスの周波数を
   決定し、決定した周波数の前記駆動パルスを発生する駆
   動パルス発生回路とを具備することを特徴とする表示装
   置。
2. 【請求項２】 駆動パルスによって駆動され、該駆動パ
   ルスの周波数が高くなるほど出力電力の許容値が高くな
   るとともに、該駆動パルスの周波数が高くなるほど電力
   損失が大となる電源回路と、 前記電源回路の出力電力を消費して表示を行う表示回路
   と、 前記電源回路の出力電力に基づいて前記駆動パルスの周
   波数を決定し、決定した周波数の前記駆動パルスを発生
   する駆動パルス発生回路とを具備することを特徴とする
   表示装置。
3. 【請求項３】 前記駆動パルス発生回路は、前記表示制
   御信号の内容に基づいて前記駆動パルスの周波数を決定
   し、決定した周波数の前記駆動パルスを発生することを
   特徴とする請求項１に記載の表示装置。
4. 【請求項４】 前記駆動パルス発生回路は、前記表示制
   御信号の形式に基づいて前記駆動パルスの周波数を決定
   し、決定した周波数の前記駆動パルスを発生することを
   特徴とする請求項１に記載の表示装置。
5. 【請求項５】 請求項１ないし４いずれかに記載の表示
   装置を備えたことを特徴とする電子機器。